睿思芯科基于RISC-V架构开发AI芯片

在芯片安全、自主可控备受国人关注的当下，一个完全开源，没有专利授权限制的指令集架构RISC-V的关注度不断提升。越来越多的中国创业公司将目光投向RISC-V芯片的设计和开发，以期在物联网、AI等新兴市场取得突破性发展。

36氪近期接触到的「睿思芯科」就是一家提供RISC-V开源生态对应领域高端核心处理器解决方案的公司。该公司成立于2018年，总部位于深圳，在全球有美国硅谷、深圳、成都等多个办公室。公司基于RISC-V指令集，自主研发了超低功耗边缘AI芯片SoC、AI芯片IP核以及相关的软硬件一体化解决方案。同时，睿思芯科是RISC-V国际开源实验室的重点合作企业之一，该实验室由RISC-V奠基人David Patterson创立，聚焦RISC-V开源指令集CPU生态领域研究。

据介绍，睿思芯科的产品主要针对AIoT的应用场景需求，IP核为超低功耗AI处理器IP核，SoC包括超低功耗32位MCU和高能效64位多核异构AI处理器。

其中，超低功耗AI处理器IP核包含独立设计的1个32位RISC-V内核「RV32IMFC」和AI向量加速核，主要面向AIoT便携式、可穿戴设备等低功耗终端智能设备应用场景，比如TWS蓝牙耳机、智能音频眼镜等。性能方面，该内核在神经网络AI加速和音频算法处理方面的表现，与当下主流的高端音频DSP（数字信号处理）相比有竞争力。自主设计的RISC-V CPU，在通用CPU性能基准测试中，对比几款不同的主流RISC-V开源芯片，性能普遍超出50%以上。

在SoC方面，睿思芯科已经发布了单核32位MCU「Pygmy-E」和64位多核异构AI芯片「Pygmy」，分别针对高效、低耗能的IoT场景，比如家电互联、电池供电等和高能效的AI场景，如智能音箱、袖珍无人机、扫地机器人等。

如今，睿思芯科也已经与多家行业大客户合作并开始进行芯片的场景落地。“落地于主流产品对于芯片自身的打磨和提升也非常有利。”睿思芯科创始人兼CEO谭章熹说，“睿思芯科专注于做‘高端’RISC-V，即在特定场景中功效比低，能效高的芯片。我们的逻辑是用RISC-V做Arm做不了的事情，而不是当Arm的廉价替代品。要实现这样的目标，与大客户合作就十分必要。”

而之所以能与行业头部企业合作，得益于睿思芯科的核心竞争力：

芯片研发无底层技术限制。睿思芯科创始团队来自于UC Berkeley RISC-V 原创项目组，谭章熹师从最早提出RISC的David Patterson教授。RISC-V指令集架构完全开放，使用者可以随意使用RISC-V的代码而无需支付授权费用；也可以在原代码上自由修改，几乎不受任何限制，完全自主可控。在CPU系统架构，也由睿思芯科自主研发，在低功耗方面进行了优化。

兼顾软硬件一体化设计。睿思芯科不仅自主设计芯片，同时在芯片算法上也有研究，在指令集架构和微架构上结合AIoT场景及算法进行设计，通过软硬件一体化的向量指令集对AI/DSP算法进行硬件加速，执行性能和效率更高。除了能够对神经网络AI算法进行加速，还能对传统的音频、图像等算法进行加速，单芯片方案即可满足多场景应用，可以节省硬件和开发成本。

拥有完善的开发工具平台，可满足用户定制化需求。睿思芯科拥有端到端的工具平台，支持指令定制化，通过向量自动化的工具链、友好的集成开发环境、端侧AI框架支持等，提供更高性能、更低功耗的边缘端芯片产品，能够节省大量手工优化时间，帮助用户降低运营、维护和更新成本。

同时，基于RISC-V开源标准，睿思芯科预留了自定义指令集，CPU设计方案高度可定制化，能够基于应用场景进行指令集层面的优化。同时，在AI应用方面，睿思芯科产品内置的向量加速指令搭配自动向量化的工具链以及AI框架，可以实现不同AI算法在ASIC硬件中的无缝适配，加速产品面世时间。

谭章熹表示，客户在选择芯片厂商时，看重的不仅是目前其产品的性能水平，还包括是否能够在现有技术基础上迭代、未来是否还能实现增长和拓展。

“芯片IP内核以及微架构研发的技术含量极高，行业中拥有芯片研发能力的研究团队和企业并不多。目前，移动端CPU架构几乎都属于Arm，但由于Arm指令集的封闭生态，企业想要深度优化，只能购买Arm独家的架构授权。而有能力购买Arm架构授权的高端客户，全球也不过十数家。”谭章熹告诉36氪，“但基于RISC-V指令集的开源生态，睿思芯科根据应用场景或是客户的定制化需求，进行指令集级别的深度优化，实现技术上不断迭代。”

而在市场增长上，谭章熹认为未来市场的增量不一定都是在新兴市场上，在原有市场的产品更新换代速度的提高，以及对同一产品，或者说同一场景，更高、更个性化的需求都能带来市场的增长。比如耳机，此前就被认为是功能非常简单的传统电子设备，如今内置了CPU，增加了更多传感器，迭代周期开始大幅缩短，又有了新的市场爆发。

“RISC-V架构下，企业无需支付高额的架构授权费用，就可以进行定制优化，实现完全自主可控。在这种情况下，更多企业，会根据自己所积累的特定领域的知识和经验，提出专属优化需求。随着定制化需求的增加，将会产生与Arm时代不同的高端IP定制需求市场。”谭章熹说。

未来，睿思芯科计划进一步引进处理器设计、软硬件一体化设计等方面的人才，开拓中国本土市场。

团队方面，睿思芯科创始团队来自于UC Berkeley RISC-V 原创项目组。睿思芯科创始人兼CEO谭章熹，师从图灵奖得主David Patterson （大卫·帕特森教授最早提出了“精简指令集”RISC体系），是清华-伯克利深圳研究院兼职教授，在闪存和硬件加速器领域拥有20多项专利；睿思芯科副总裁王卫，曾在Juniper Networks、Bay Networks任职。团队成员多数拥有世界知名高校硕博背景和顶级半导体企业多年专业经验。
责任编辑:tzh