方舟编译器官发布对 RISC-V 后端的支持
昨日，方舟编译器官方新发布了对 RISC-V 后端的支持。
地址：https://gitee.com/openarkcompiler-incubator/mapleall
目前，方舟编译器可以在 RISC-V 的 QEMU 模拟器以及真实硬件设备上成功运行 CPU2017 的 C 程序。
本次发布后端主要包括功能相关的基本模块，如指令选择，寄存器分配和栈布局以及 ABI 支持。据介绍，因为后端移植难度主要在于重构优化，其中对指令集的描述方法（机器模型部分）暂未将流行的 DSL 机器模型语言当做第一优先级。
IT之家了解到，方舟社区表示后续会着重针对后端差异化最大的优化框架方面做补强，包括扩展基本块优化，指令流优化以及指令调度等。
责任编辑：PSY
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
编译器
+关注
关注
1文章
1673浏览量
52071 -
方舟
+关注
关注
0文章
20浏览量
8830 -
RISC-V
+关注
关注
49文章
2985浏览量
53704 -
方舟编译器
+关注
关注
0文章
63浏览量
833
发布评论请先 登录
相关推荐
热点推荐
大咖集结·即刻报名 | 2026 玄铁 RISC-V 生态大会主论坛议程正式发布！
2026 年 3 月 24 日，“开放·连接” 2026 玄铁 RISC-V 生态大会将在上海世博桐森酒店盛大启幕。主论坛议程现已正式发布，立即扫描下方海报二维码报名。期待与大家再聚申城，春暖花开，共启芯篇！
扫码报名，到现场赢好礼。
发表于 03-17 20:45
RISC-V不支持 Nx吗？
RISC-V architecture! · nrwl/nx · Discussion #27915
如果能够支持 RISC-V，那就太好了。目前我无法在我的 VisionFive2 板上
发表于 02-04 06:27
RISC-V，正式崛起
编译自financialcontent全球半导体行业迎来里程碑式的变革：开源指令集架构(ISA)RISC-V已于2026年1月正式占据全球处理器市场25%的份额。这一里程碑标志着x86和Arm长期双
探索RISC-V在机器人领域的潜力
编译错误。通过查阅社区讨论和修改部分编译配置，最终成功解决。这体现了RISC-V生态正在快速发展，但社区的支持至关重要。
2. ROS基础功能测试：
为了验证ROS 2环境是否正常
发表于 12-03 14:40
性能突破 | SpacemiT-X60 在 LLVM 编译器上实现 16% 显著提升
2025年10月，在北美RISC-V峰会上，Igalia编译器工程师Mikhail发表专题演讲《Unlocking15%MorePerformance
CIE全国RISC-V创新应用大赛 人脸识别系统介绍与移植
Insightface 及兼容依赖（解决版本冲突）
创建requirements.txt 文件：通过版本约束避开 RISC-V 不支持的特性（如 pydantic 2.x 的 Rust 编译），文件内容如下
发表于 11-08 11:19
RISC-V 蜂鸟E203中PC指针起始地址设置搭建
flashA上，初始地址0x00000000，risc-v的交叉编译文件烧录在了flashB上，初始地址0x00000000，但是arty A7只有一块flash，因此需要将2个文件都烧录在同一个flash下
发表于 10-28 07:47
提高RISC-V在Drystone测试中得分的方法
性能：内存的读写速度、延迟和带宽等都会影响到 Drystone 的性能。
指令集优化：对RISC-V指令集的优化也会影响性能。例如，对于特定的应用或计算任务，可以通过定制指令集来提高性能。
编译器优化
发表于 10-21 13:58
兆松科技ZCC-FuSa编译器全面支持晶心科技车规级RISC-V处理器IP核
2025 年 8 月 26 日，兆松科技宣布其车规编译器 ZCC-FuSa 全面支持 Andes 晶心科技各系列车规级的 AndesCore RISC-V CPU IP (D23-SE
进迭时空 V8 RISC-V 后端优化
挥着至关重要的作用。自2020年起，中科院软件所PLCT实验室等团队开始为V8引擎开发RISC-V后端，并持续推动V8对RISC-V架构的
RISC-V 发展态势与红帽系统适配进展
，硬件情况有了改善，红帽也成为最早支持 RISC-V 系统的企业之一，当时已能搭建支持桌面的系统，这在当时是很大的突
发表于 07-18 10:55
•4280次阅读
兆松科技发布高性能RISC-V编译器ZCC 4.0.0版本
近日，兆松科技（武汉）有限公司（以下简称“兆松科技”）宣布正式发布高性能 RISC-V 编译器 ZCC 4.0.0 版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现全面升级
兆松科技ZCC编译器全面支持芯来科技NA系列处理器
近日，兆松科技(武汉)有限公司(以下简称“兆松科技”)宣布正式发布高性能RISC-V编译器ZCC 4.0.0版本。
RISC-V架构下的编译器自动向量化
高性能算力生态的建设，正投入编译器自动向量化优化等多项关键技术，全面助力RISC-V的高性能发展。RISC-V向量设计SpacemiT在现代CPU中，向量支持是算力的
先楫 x 兆松：打造国产高性能 RISC-V MCU生态里程碑
2025年06月06日，兆松科技（武汉）有限公司（以下简称“兆松科技”）宣布正式发布高性能RISC-V编译器ZCC4.0.0版本。新版本在性能优化、厂商自定义指令支持和软件库等方面实现
评论