0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

进行一个产品和设计的EMC分析时,有5个重要属性需考虑

GLeX_murata_eet 来源:村田中文技术社区 作者:村田中文技术社区 2020-11-03 11:50 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

有人说过,世界上只有两种电子工程师:经历过电磁干扰的和没有经历过电磁干扰的。伴随着PCB信号频率的提升,电磁兼容设计是我们电子工程师不得不考虑的问题。面对一个设计,当进行一个产品和设计的EMC分析时,有以下5个重要属性需考虑:

1. 关键器件尺寸:产生辐射的发射器件的物理尺寸。射频RF电流将会产生电磁场,该电磁场会通过机壳泄漏而脱离机壳。PCB上的走线长度作为传输路径对射频电流具有直接的影响。

2. 阻抗匹配:源和接收器的阻抗,以及两者之间的传输阻抗。

3. 干扰信号的时间特性:这个问题是连续(周期信号)事件,还是仅仅存在于特定操作周期(例如单次事件可能是某次按键操作或者上电干扰,周期性的磁盘驱动操作或网络突发传输)。

4. 干扰信号的强度:源能量级别有多强,并且它产生有害干扰的潜力有多大。

5. 干扰信号的频率特性:使用频谱仪进行波形观察,观察问题出现在频谱的哪个位置,便于找到问题的所在。

另外,一些低频电路的设计习惯需要注意。例如我惯用的单点接地对于低频应用是非常适合的,但是和公司大牛聊天,发现不适合于射频信号场合,因为射频信号场合存在更多的EMI问题。相信有些工程师会将单点接地应用到所有产品设计中,而没有认识到使用这种接地方法可能会产生更多或更复杂的电磁兼容问题。

我们还应该注意电路组件内的电流流向。由电路知识我们知道,电流从电压高的地方流向低的地方,并且电流总是通过一条或更多条路径在一个闭环电路中流动,因此有个很重要的规律:设计一个最小回路。针对那些测量到干扰电流的方向,通过修改PCB走线,使其不影响负载或敏感电路。那些要求从电源到负载的高阻抗路径的应用,必须考虑返回电流可以流过的所有可能的路径。

我们还需要注意PCB走线。导线或走线的阻抗包含电阻R和感抗,在高频时有阻抗,没有容抗。当走线频率高于100kHz以上时,导线或走线变成了电感。在音频以上工作的导线或走线可能成为射频天线。在EMC的规范中,不容许导线或走线在某一特定频率的λ/20以下工作(天线的设计长度等于某一特定频率的λ/4或λ/2)。如果不小心设计成那样,那么走线就变成了一根高效能的天线,这让后期的调试变得更加棘手。

最后说说PCB的布局问题:

第一:要考虑PCB的尺寸大小。PCB的尺寸过大时,随着走线的增长使系统抗干扰能力下降,成本增加,而尺寸过小容易引起散热和互扰的问题。


第二:再确定特殊元件(如时钟元件)的位置(时钟走线最好周围不铺地和不走在关键信号线的上下,避免干扰)。


第三:依据电路功能,对PCB整体进行布局。在元器件布局上,相关的元器件尽量靠近,这样可以获得较好的抗干扰效果。

责任编辑:lq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • pcb
    pcb
    +关注

    关注

    4391

    文章

    23742

    浏览量

    420756
  • emc
    emc
    +关注

    关注

    174

    文章

    4323

    浏览量

    190349

原文标题:EMC分析要考虑的5个重要属性

文章出处:【微信号:murata-eetrend,微信公众号:murata-eetrend】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    利用软件的方法解决EMC问题

    有时候解决EMC问题利用软件的方法反而是更高效快速的。二整改案例今天分析用软件的方法解决EMC问题的实际案例,通过该案例可以了解到软件解
    的头像 发表于 10-28 11:35 165次阅读
    利用软件的方法解决<b class='flag-5'>EMC</b>问题

    上海 12月12-13日《案例分析EMC设计》公开课即将开始!

    课程名称:《案例分析EMC设计》讲师:郑老师时间地点:上海12月12-13日主办单位:赛盛技术课程背景为什么产品问题总是后期出现,在现有基础上到底哪些方法和措施整改我的
    的头像 发表于 10-15 14:45 210次阅读
    上海 12月12-13日《案例<b class='flag-5'>分析</b>与<b class='flag-5'>EMC</b>设计》公开课即将开始!

    新手入门:使用CST电磁软件进行贴片天线设计的5基本步骤

    新手入门教程:使用CST进行贴片天线设计的5基本步骤。从创建模型到结果分析,详细指导您完成2.45GHz微带贴片天线的完整设计流程。
    的头像 发表于 07-28 16:17 665次阅读
    新手入门:使用CST电磁软件<b class='flag-5'>进行</b>贴片天线设计的<b class='flag-5'>5</b><b class='flag-5'>个</b>基本步骤

    EMC整改实用小技巧

    产品进行EMC整改时,首先应考虑到单个产品整改与批量生产时的差异性。般来说,
    发表于 07-08 20:45

    Keysight是德示波器的5触发设置与波形分析方法

    Keysight是德示波器在电子测量领域应用广泛,精准的触发设置与高效的波形分析方法对获取准确信号信息至关重要。以下为您介绍5常用的触发设置及波形
    的头像 发表于 06-27 16:00 922次阅读
    Keysight是德示波器的<b class='flag-5'>5</b><b class='flag-5'>个</b>触发设置与波形<b class='flag-5'>分析</b>方法

    产品接地设计与 EMC 分析:打造电磁兼容的坚实基础

    · 在电子设备的设计与应用中,电磁兼容(EMC)是确保设备稳定运行、避免干扰与被干扰的关键领域。而其中,产品接地设计又是影响 EMC 性能的核心要素之。本文将深入探讨
    的头像 发表于 06-23 14:23 539次阅读
    <b class='flag-5'>产品</b>接地设计与 <b class='flag-5'>EMC</b> <b class='flag-5'>分析</b>:打造电磁兼容的坚实基础

    EMC设计—PCB高级EMC设计

    目录 EMC理论基础 EMC测试实质 PCB的接地设计 PCB内部EMC设计 EMC去耦分析 获取完整文档资料可下载附件哦!!!!如
    发表于 05-28 16:54

    PCB的EMC设计():层的设置与排布原则

    确定PCB层数时需要综合考虑几个因素:电源和地平面的需求、信号密度、工作频率、特殊信号布线需求以及成本限制。对于对EMC要求严格的产品(如需通过CISPR16CL
    的头像 发表于 05-17 16:17 997次阅读
    PCB的<b class='flag-5'>EMC</b>设计(<b class='flag-5'>一</b>):层的设置与排布原则

    EMC思想来设计DC/DC电源的PCB

    EMC的三要素来分析考虑:干扰源→耦合路径→敏感设备。我们通过抑制干扰源、切断耦合路径、保护敏感设备三措施,来优化EMC设计。在DC/D
    发表于 04-15 13:40

    开关电源的EMC详解,电源工程师最怕的EMC,这样分析,你还不懂开关电源的EMC么?

    简称EMC(electromagnetic compatibility),我们这里主要是讨论EMC的问题。 电磁兼容从两方面去考虑方面
    发表于 03-10 15:53

    设计早期对EMC考虑

    这些经验法则。结果,70%~90%的新设计都没有通过第EMC 测试,从而使后期重设计成本很高,如果制造商延误产品发货日期,损失的销售费用就更大。为了以低得多的成本确定并解决问题,设计师应该
    发表于 03-04 14:21

    EMC整改的三核心步骤

    在现代电子设备设计中,电磁兼容性(EMC)是确保设备稳定运行的重要环节。任何设备在实际应用中都可能受到电磁干扰,甚至自身也可能成为干扰源,因此,EMC问题常常是电子产品设计和制造过程中
    的头像 发表于 02-26 09:20 3370次阅读
    <b class='flag-5'>EMC</b>整改的三<b class='flag-5'>个</b>核心步骤

    探秘 EMC 本质:比创达为你解析 EMC 设计整改核心原理与解决方案

    ,解决实际问题,提升产品电磁兼容性能。 在当今电子技术飞速发展的时代,电磁兼容性(EMC)已成为电子产品至关重要的性能指标。了解 EMC
    发表于 02-06 14:03

    DAC3164内部的FIFO多大,需要多少dataclk后reset?

    你好,在看DAC3164 的datasheet 时,遇到问题。SYNC P/N 用来resetDAC内部的FIFO。我想问的是,该DAC内部的FIFO多大,需要多少dataclk后
    发表于 01-22 08:22

    北京 3月28日-29日《产品EMC设计分析与风险评估技术》高级研修班,报名火热进行中!

    :电子电气设备全面解读并传授“EMC设计分析方法和风险评估技术”,EMC风险评估技术号称EMC设计的武林秘籍。这种技术方法在产品开发流程融合
    的头像 发表于 01-06 14:27 603次阅读
    北京 3月28日-29日《<b class='flag-5'>产品</b><b class='flag-5'>EMC</b>设计<b class='flag-5'>分析</b>与风险评估技术》高级研修班,报名火热<b class='flag-5'>进行</b>中!