74LS74内含两个独立的D上升沿双d触发器,每个触发器有数据输入(D)、置位输入()复位输入(
)、时钟输入(CP)和数据输出(Q)。
的低电平使输出预置或清除,而与其它输入端的电平无关。当
均无效(高电平式)时,符合建立时间要求的D数据在CP上升沿作用下传送到输出端。
74ls74双d触发器引脚图
在ttl电路中,比较典型的d触发器电路有74ls74。74ls74是一个边沿触发器数字电路器件,每个器件中包含两个相同的、相互独立的边沿触发d触发器电路模块。
74ls74双D触发器功能测试
74ls74双D触发器是一个具有记忆功能的,具有两个稳定状态的信息存储器件,是构成多种时序电路的最基本逻辑单元,也是数字逻辑电路中一种重要的单元电路。
D触发器的次态取决于触发前D端的状态,即次态=D。因此,它具有置0、置1两种功能。
(文章内容整合自单片机教程网huqin和百度文库)
编辑:hfy
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
时序电路
+关注
关注
1文章
114浏览量
21628 -
D触发器
+关注
关注
2文章
159浏览量
47653 -
74ls74
+关注
关注
16文章
17浏览量
71238
发布评论请先 登录
相关推荐
74LS74输出信号不对
第一次用74LS74,遇到了一个问题,搞了好几天都没解决,大家帮帮忙啊!!!74LS74芯片的复位、置位端都接了5V,CLK端接LM358(比较器)的输出端(LM358的1-接开关到地,1+接电阻到
发表于 04-06 15:10
NE555延时加74LS74触发器出现问题,求助
,5脚输出高电平(U1),通过三极管接通继电器(图中未显示)。设计要求:一旦两信号同时触发超过0.5秒,就通过继电器接通回路实际情况:U0刚高电平,NE555 3脚就输出大约0.7V,然后74LS74
发表于 07-13 14:42
74ls74中文资料汇总(74ls74引脚图及功能_内部结构及应用电路)
本文首先介绍了74ls74引脚图及功能,其次介绍了边沿D触发器结构与真值表,最后介绍了
发表于 04-28 12:42
•60.4w次阅读
![<b class='flag-5'>74ls74</b>中文资料汇总(<b class='flag-5'>74ls74</b><b class='flag-5'>引脚</b><b class='flag-5'>图</b>及<b class='flag-5'>功能</b>_内部结构及应用电路)](https://file.elecfans.com/web1/M00/4F/D7/pIYBAFrj_M-Ada2NAABOjnlmxMY611.jpg)
74ls174是D触发器吗?74ls174引脚图及功能表_逻辑图及特性
74ls174是六D型触发器。本文首先介绍了74ls174特点和引脚及功能,其次介绍了
发表于 05-08 11:06
•3.8w次阅读
![<b class='flag-5'>74ls</b>174是<b class='flag-5'>D</b><b class='flag-5'>触发器</b>吗?<b class='flag-5'>74ls</b>174<b class='flag-5'>引脚</b><b class='flag-5'>图</b>及<b class='flag-5'>功能</b>表_逻辑<b class='flag-5'>图</b>及特性](https://file1.elecfans.com//web2/M00/A7/46/wKgZomUMQ3-AGxfsAAAOhoZjPGQ878.jpg)
评论