0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Vivado的“Placement Exploration”配方案例分析

电子设计 来源:Plunify社区 作者:FPGA设计优化 2020-12-31 10:36 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

尽管 Vivado 不支持 “placement cost tale”的功能,InTime 却有一个相似功能叫做“Placement Exploration”配方(Receipe),并且不会对性能产生任何影响。在本文中,我们将通过展示几则用户案例的结果,来了解这个布局配方的作用以及它能对您有哪些帮助。

1. 什么是“Placement Exploration”配方?

Placement Exploration 这种策略可以将非关键的寄存器位置随机化。这样可以让 Vivado 探索更多的可能性,使用不同的布局布线计算来产生不同的结果,同时不会影响设计的功能。

2. 运行原理

这个配方需要设计有一些非关键的单元(单元已经达到时序路径),目标器件要有一些未使用的 slice。设计中未使用的 slice 越多,就有更多的运行组合可以创造出来,从而提升随机性,取得更好的结果。

如果这些需要没有满足,用户在运行配方的时候会看到下面的报错。

这种情况下,您需要重新检验设计,看看是不是没有假路径(false path,适用于 InTime 2.2.1以前的版本)或者是不是器件可用的 slice 数量较少。如果是因为没有假路径,您可以查看是否可以为设计设置假路径。

3. 真实案例
我们继续前面案例。下面的代码可以让您使用FEP Tcl API 来在云端编译:

项目一
· Device 器件: xcvu190

· TNS (ns) : -5841.436

· WNS (ns): -0.725

· WHS (ns): 0.016

· CLB Utilization 利用率 (%): 80.15

· Run Time 运行时间: 04:46

o4YBAF9uKCKAPoBCAADW635s0Hk880.png

本设计优化了两轮。每轮有20-30次编译以及结果。对于 placement exploration,我们从前一轮的结果中选取最好的WNS 结果,在这个案例中,是-0.417ns。然后将它设置成“父版本”来进行探索。在下表(log)中,您可以看到结果中“种子”的作用,WNS 有着非常广泛的分布值。最好 WNS结果的平均值是-0.694ns,产生了高达0.457ns的巨大变化。如果您对比最好 WNS 结果和上一轮的 Placement Exploration,WNS 显著提升了43%。

图一: TNS 盒状图

图一: TNS 盒状图

图二: WNS盒状图

图二: WNS盒状图

项目二
· Device器件: xcvu190-flgb2104

· TNS (ns) : -10229.035

· WNS (ns): -1.203

· WHS (ns): 0.016

· CLB Utilization 使用率(%): 75.71

· Run Time 运行时间: 04:33

o4YBAF9uKCeAbwZvAADqqhg0cjA679.png

与项目一相似,项目二也有两轮优化。在第一轮中,目标是取得最好的WNS。我们使用上一轮最好的 WNS 结果(-0.404),运行一轮 placement exploration。基于 placement exploration 的结果, 平均值是-0.512ns。最好结果是-0.187,对于原父版本的结果来说,325ps是一个高达53%的巨幅提升。

图三: 项目二 TNS

图三: 项目二 TNS

图四: 项目二 WNS

图四: 项目二 WNS

4. 技术总结
结果的提升不言自明。如果您在为最终的300ps提升而奋战,请考虑使用这个方法,它能帮您在截止日期之前达到要求。

最后一点需要说明的是,运行附加的编译需要很多计算能力和运行时间。而最好的解决方案是云计算,您可以使用您自己的云服务,或者注册一个 Plunify Cloud 账户

编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 寄存器
    +关注

    关注

    31

    文章

    5623

    浏览量

    130630
  • Vivado
    +关注

    关注

    19

    文章

    860

    浏览量

    71511
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    零碳园区能源互联技术路径适配方案的成本效益分析

    本文立足零碳园区的多样性(工业型、商业型、住宅型、综合型),梳理主流能源互联技术路径的核心特征与适配场景,从成本构成、效益维度两方面展开全面分析,通过对比不同适配方案的成本效益表现,提出针对性优化建议,为零碳园区能源互联技术路径的科学选择提供参考依据。
    的头像 发表于 05-11 10:29 574次阅读
    零碳园区能源互联技术路径适<b class='flag-5'>配方案</b>的成本效益<b class='flag-5'>分析</b>

    化工MES解决方案:从配方管控到安全追溯的智慧转型

    在化学品行业,制造执行系统(MES)不仅是连接企业资源计划(ERP)与过程控制系统(PCS/DCS)的桥梁,更是保障生产安全、提升批次准确性、实现合规追溯的“智慧护盾”。针对化工行业高温高压、易燃易爆、配方复杂等特点,我为你梳理了一套全面的MES解决方案
    的头像 发表于 04-20 10:17 163次阅读

    Vivado中IP核被锁定的解决办法

    当使用不同版本的Vivado打开工程时,IP核被锁定的情况较为常见。不同版本的Vivado对IP核的支持程度和处理方式有所不同。
    的头像 发表于 02-25 14:00 670次阅读
    <b class='flag-5'>Vivado</b>中IP核被锁定的解决办法

    通过vivado HLS设计一个FIR低通滤波器

    Vivado HLS是一款强大的高层次综合工具,可将C/C++代码转换为硬件描述语言(HDL),显著提升FPGA开发效率。
    的头像 发表于 01-20 16:19 621次阅读
    通过<b class='flag-5'>vivado</b> HLS设计一个FIR低通滤波器

    vivado中常用时序约束指令介绍

    vivado中,我们常用的时序约束指令主要包括如下几个方面。
    的头像 发表于 01-20 16:15 773次阅读

    AMD Vivado Design Suite 2025.2版本现已发布

    AMD Vivado Design Suite 2025.2 版本现已发布,新增对 AMD Versal 自适应 SoC 的设计支持,包含新器件支持、QoR 功能及易用性增强。
    的头像 发表于 12-09 15:11 1510次阅读

    差示扫描量热仪在橡胶配方研究中的应用

    差示扫描量热仪(DSC)作为热分析领域的核心设备,通过准确检测样品与参比物之间的热量差随温度或时间的变化,能够直观反映橡胶材料在热作用下的物理化学转变过程。在橡胶配方研究中,DSC凭借高灵敏度、快速
    的头像 发表于 11-14 10:34 456次阅读
    差示扫描量热仪在橡胶<b class='flag-5'>配方</b>研究中的应用

    淘宝开放平台API升级解读:2023年新接口特性与适配方案

    ,其API数据接口的开放策略一直走在行业前列。2023年,淘宝进一步扩大了API接口的开放范围,并进行了全面升级。本文将对淘宝开放平台API的2023年新接口特性进行详细解读,并提供相应的适配方案。 一、2023年淘宝开放平台API新接口特性
    的头像 发表于 11-13 09:22 598次阅读

    vivado时序分析相关经验

    vivado综合后时序为例主要是有两种原因导致: 1,太多的逻辑级 2,太高的扇出 分析时序违例的具体位置以及原因可以使用一些tcl命令方便快速得到路径信息
    发表于 10-30 06:58

    vcs和vivado联合仿真

    我们在做参赛课题的过程中发现,上FPGA开发板跑系统时,有时需要添加vivado的ip核。但是vivado仿真比较慢,vcs也不能直接对添加了vivado ip核的soc系统进行仿真。在这种情况下
    发表于 10-24 07:28

    FPGA开发板vivado综合、下载程序问题汇总

    在做vivado综合时和FPGA下载程序时,我们碰到以下问题,并找出了对应的解决方案。 1.could not open include file”e203_defines.v”问题 在做
    发表于 10-24 07:12

    vivado仿真时GSR信号的影响

    利用vivado进行设计xilinx FPGA时,写完设计代码和仿真代码后,点击run simulation(启动modelsim进行仿真)。
    的头像 发表于 08-30 14:22 1696次阅读
    <b class='flag-5'>vivado</b>仿真时GSR信号的影响

    基于数据算法驱动的配方研发新模式

    、实现自动化优化,显著提升了研发效率、降低了成本,并推动了产品创新。以下是该模式的核心框架、技术路径、应用场景及未来趋势的详细分析。 一、新模式的核心框架 数据算法驱动的配方研发模式以“数据采集-算法建模-智能
    的头像 发表于 08-06 17:25 1513次阅读

    Vivado无法选中开发板的常见原因及解决方法

    在使用 AMD Vivado Design Suite 对开发板(Evaluation Board)进行 FPGA 开发时,我们通常希望在创建工程时直接选择开发板,这样 Vivado 能够自动配置
    的头像 发表于 07-15 10:19 2042次阅读
    <b class='flag-5'>Vivado</b>无法选中开发板的常见原因及解决方法

    中型数据中心中的差分晶体振荡器应用与匹配方案

    同步模块等。 典型设备与匹配方案 1. 核心交换机与路由器 匹配方案: FCO-5L 100MHz / 156.25MHz LVPECL 输出 芯片型号: Broadcom BCM56870
    发表于 07-01 16:33