创作

完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>

3天内不再提示

verilog模型举例:利用D触发器实现时钟使能

39度创意研究所 来源:csdn 作者:csdn 2021-10-01 10:16 次阅读

时钟使能电路是同步设计的基本电路。在很多设计中,虽然内部不同模块的处理速度不同,但由于这些时钟是同源的,可以将它们转化为单一时钟处理。在ASIC中可以通过STA约束让分频始终和源时钟同相,但FPGA由于器件本身和工具的限制,分频时钟和源时钟的Skew不容易控制(使用锁相环分频是个例外),难以保证分频时钟和源时钟同相,因此推荐的方法是使用时钟使能,通过使用时钟使能可以避免时钟“满天飞”的情况,进而避免了不必要的亚稳态发生,在降低设计复杂度的同时也提高了设计的可靠性。

禁止用计数器分频后的信号做其它模块的时钟,而要用改成时钟使能的方式。否则这种时钟满天飞的方式对设计的可靠性极为不利,也大大增加了静态时序分析的复杂性。

带使能端的D触发器,比一般D触发器多了使能端,只有在使能信号EN有效时,数据才能从D端被打入D触发器,否则Q端输出不改变。

我们可以用带使能端的D触发器来实现时钟使能的功能。

verilog模型举例

在某系统中,前级数据输入位宽为8位,而后级的数据输出位宽为32,我们需要将8bit数据转换为32bit,由于后级的处理位宽为前级的4倍,因此后级处理的时钟频率也将下降为前级的1/4,若不使用时钟使能,则要将前级的时钟进行4分频来作后级处理的时钟。这种设计方法会引入新的时钟域,处理上需要采取多时钟域处理的方式,因而在设计复杂度提高的同时系统的可靠性也将降低。为了避免以上问题,我们采用了时钟使能以减少设计复杂度。

例1:采用时钟使能

module clk_en(clk, rst_n, data_in, data_out);
input clk;
input rst_n;
input [7:0] data_in;
output [31:0] data_out;

reg [31:0] data_out;
reg [31:0] data_shift;
reg [1:0] cnt;
reg clken;

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      cnt <= 0;
   else
      cnt <= cnt + 1;
end

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      clken <= 0;
   else if (cnt == 2'b01)
      clken <= 1;
   else
      clken <= 0;
end

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      data_shift <= 0;
   else 
      data_shift <= {data_shift[23:0],data_in};
end

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      data_out <= 0;
   else if (clken == 1'b1)
      data_out <= data_shift;
end

endmodule

例2:采用分频方法

module clk_en1(clk, rst_n, data_in, data_out);
input clk;
input rst_n;
input [7:0] data_in;
output [31:0] data_out;

reg [31:0] data_out;
reg [31:0] data_shift;
reg [1:0] cnt;
wire clken;

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      cnt <= 0;
   else
      cnt <= cnt + 1;
end

assign clken = cnt[1];

always @(posedge clk or negedge rst_n)
begin
   if (!rst_n)
      data_shift <= 0;
   else 
      data_shift <= {data_shift[23:0],data_in};
end

always @(posedge clken or negedge rst_n)
begin
   if (!rst_n)
      data_out <= 0;
   else 
      data_out <= data_shift;
end

endmodule

编辑:hfy

收藏 人收藏

    评论

    相关推荐

    卷积神经网络介绍 基于LeNet5实现的手写字符识别

    前文中,我们介绍了一些传统计算机视觉的算法,包括降噪滤波、二值化、缩放、锐化等,最终我们在FPGA上....
    的头像 FPGA技术江湖 发表于 05-16 10:39 885次 阅读

    内置绝对温度计加速度计的MEMS

      工程师和发烧友可以先拿上评估板STEVAL-MKI190V1来体验LIS2DTW12。该器件位于....
    的头像 星星科技指导员 发表于 05-15 17:40 301次 阅读

    现代数据中心的电力输送

      这些架构中的每一个都根据您的数据处理环境的要求提供不同的好处。ST 期待与您合作,根据您的特定数....
    的头像 星星科技指导员 发表于 05-15 09:59 224次 阅读
    现代数据中心的电力输送

    采用ASIC与分立元件研究家用电器中应用功能安全

    针对家用电器的安全标准和立法的最新发展和增强包括针对有人值守使用设备的 IEC 60335、针对无人....
    的头像 要长高 发表于 05-13 17:43 843次 阅读
    采用ASIC与分立元件研究家用电器中应用功能安全

    基于FPGA的二进制时钟设计方案

    本方案是一个基于FPGA的二进制时钟,使用GPS作为时间参考。
    的头像 科技观察员 发表于 05-13 17:41 315次 阅读
    基于FPGA的二进制时钟设计方案

    芯片设计之逻辑等价检查 (LEC)

    除了 Verilog 和 VHDL 支持读取设计文件外,Conformal 工具还支持读取 Veri....
    的头像 要长高 发表于 05-13 17:02 410次 阅读
    芯片设计之逻辑等价检查 (LEC)

    怎样设置HSE 16分频为RTC时钟源呢

          RTC时钟要求提供1HZ的时钟,HSE配置为RTC时钟源, 主要配置系统时钟, 使能HSE。然后设置...
    发表于 05-13 15:19 959次 阅读
    怎样设置HSE 16分频为RTC时钟源呢

    如何利用ESP8266制作一个迷你功能齐全的时钟

    我准备做的是一个迷你但功能齐全的时钟,并且还具有RGB效果和温度监控功能。
    的头像 科技观察员 发表于 05-13 15:05 91次 阅读
    如何利用ESP8266制作一个迷你功能齐全的时钟

    基于FPGA ZYNQ7035设计的MIPI C-PHY的电路

    基于FPGA ZYNQ7035设计了一款MIPI C-PHY的电路图纸。使用SSD2832驱动,用于....
    发表于 05-13 14:42 55次 阅读

    用FPGA解一道初中数学题

    由平方和4361末尾为1,再根据整数平方和的几种可能,计算出仅有0+1和5+6这两种可能,而且平方之....
    的头像 嵌入式ARM 发表于 05-13 14:41 122次 阅读

    基于Esp8266的多功能点阵时钟

    至于我个人的理念就是做一个极简的点阵时钟出来, 在拥有更多其他的功能之外,要满足它最最核心的功能(时....
    的头像 嵌入式ARM 发表于 05-13 14:38 109次 阅读

    如何使用FPGA和CMOS制作一个低成本成像系统

    并非所有成像系统都需要昂贵。可以直接使用成本优化的 FPGA 和 CMOS 图像传感器来创建解决方案....
    的头像 科技观察员 发表于 05-12 17:54 415次 阅读
    如何使用FPGA和CMOS制作一个低成本成像系统

    上电相位确定性:使用多芯片同步

    NCO 主从同步功能首先将子阵列中的一个数字化仪 IC 指定为主芯片,如图 3 所示。然后,所有其他....
    的头像 要长高 发表于 05-12 17:16 1144次 阅读
    上电相位确定性:使用多芯片同步

    多采样率数字滤波器的抽取和内插过程 多速率滤波器的Matlab实现

    很明显从字面意思上可以理解,多采样率嘛,就是有多个采样率呗。前面所说的FIR,IIR滤波器都是只有一....
    的头像 FPGA之家 发表于 05-12 16:51 546次 阅读

    智原科技续推Gigabit以太网络IP 聚焦网通应用ASIC

    ASIC设计服务暨IP研发销售厂商智原科技(Faraday Technology Corporati....
    的头像 智原科技 发表于 05-12 16:23 979次 阅读

    UltraScale/UltraScale+的时钟资源

    UltraScale和UltraScale+进一步增强了Clock root的概念,从芯片架构和Vi....
    的头像 TeacherGaoFPGAHub 发表于 05-12 15:34 102次 阅读

    ASIC/FPGA设计中的CDC问题分析

    CDC(不同时钟之间传数据)问题是ASIC/FPGA设计中最头疼的问题。CDC本身又分为同步时钟域和....
    的头像 FPGA设计论坛 发表于 05-12 15:29 93次 阅读

    BittWare合作者及创新者的生态系统为基于FPGA解决方案降低创新风险

    将全新的IP和解决方案与BittWare的计算、网络、存储和传感器处理加速器产品相结合,得以降低风险....
    的头像 Molex莫仕连接器 发表于 05-12 09:57 420次 阅读

    一文详细了解流水线设计

    流水线设计就是将组合逻辑系统地分割,并在各个部分(分级)之间插入寄存器,并暂存中间数据的方法。目的是....
    的头像 FPGA设计论坛 发表于 05-11 10:51 170次 阅读

    详解FPGA的时序input delay约束

    本文章探讨一下FPGA的时序input delay约束,本文章内容,来源于配置的明德扬时序约束专题课....
    发表于 05-11 10:07 52次 阅读
    详解FPGA的时序input delay约束

    市经济信息委党组成员一行莅临英特尔FPGA中国创新中心调研

    5月7日,市经济信息委党组成员、副主任罗莉,民营经济处处长付宗伦、副处长李江一行莅临英特尔FPGA中....
    的头像 科技绿洲 发表于 05-10 14:32 212次 阅读

    FPGA学习-基于FIFO的行缓存结构

    在FPGA中对图像的一行数据进行缓存时,可以采用FIFO这一结构,如上图所示,新一行图像数据流入到F....
    的头像 FPGA设计论坛 发表于 05-10 09:59 179次 阅读

    芯片扩产不及预期 芯片短缺影响恐将持续

     工控芯片主要用于电机控制、仪器仪表、低压配电、电动工具等多元应用场景,但由于工控市场规模有限,工控....
    的头像 要长高 发表于 05-09 14:36 866次 阅读

    使用MCU连接旋转编码器的方法

    今天再分享一个小技巧 - 如何使用一个MCU的模拟输入端口连接多个旋转编码器?
    的头像 电子森林 发表于 05-09 14:29 953次 阅读

    如何用FPGA逻辑来驱动VGA显示器

    只需要5跟线就可以连接VGA显示器
    的头像 电子森林 发表于 05-09 14:24 182次 阅读

    没有ADC的MCU怎么检测电位计的阻值变化

    还记得我们“2022寒假在家一起练”的RP2040游戏机平台上的4向摇杆么?很多同学用它实现了游戏机....
    的头像 电子森林 发表于 05-09 12:13 168次 阅读

    解析Zynq的加载方式

    因为在S6或者其他7系列的FPGA中,是有一套非常成熟的FPGA加载机制(Xilinx有很详细的指导....
    的头像 FPGA之家 发表于 05-09 10:53 110次 阅读

    安森美半导体防篡改架构提高ASIC安全性

      安森美半导体网状网络的复杂性在于自动构建完整、独特的路由。在金属中绘制网状网络呈现的样子示例如图....
    的头像 星星科技指导员 发表于 05-09 10:48 106次 阅读
    安森美半导体防篡改架构提高ASIC安全性

    FPGA如何为以太网和千兆以太网解决低功耗问题

    探索新的中档 FPGA 如何为以太网和千兆以太网 (GbE) 链路执行桥接功能,同时解决低功耗问题。
    的头像 科技观察员 发表于 05-07 16:54 417次 阅读
    FPGA如何为以太网和千兆以太网解决低功耗问题

    FPGA中流水线的原因和方式

    本文解释了流水线及其对 FPGA 的影响,即延迟、吞吐量、工作频率的变化和资源利用率。
    的头像 科技观察员 发表于 05-07 16:51 378次 阅读
    FPGA中流水线的原因和方式

    ZYNQ的启动流程

    ZYNQ7000 SOC 芯片可以从 FLASH 启动,也可以从 SD 卡里启动, 本节介绍程序 F....
    的头像 FPGA之家 发表于 05-07 09:41 865次 阅读

    在FPGA开发中尽量避免全局复位的使用?

    在这些情况下,复位信号的变化与FGPA芯片内部信号相比看起来是及其缓慢的,例如,复位按钮产生的复位信....
    的头像 FPGA设计论坛 发表于 05-06 10:48 857次 阅读

    每日推荐 | 精选开源硬件项目汇总,电源设计要点详解

    大家好,以下为电子发烧友推荐每日好帖,欢迎留言点评讨论~ 1、 推荐理由:本帖为开源硬件项目分享汇总帖,各位小伙伴可以在...
    发表于 05-06 10:09 5517次 阅读

    专用集成电路设计基础

    ASIC — Application Specific Integrated Circuit, 意....
    发表于 05-05 15:10 32次 阅读

    FPGA讲解 FPGA到底是啥 FPGA里面有什么?

    首先FPGA是什么? 四个字母Field(现场) Programmable(可编程) Gate(逻辑....
    的头像 嵌入式应用开发 发表于 05-05 09:28 1282次 阅读
    FPGA讲解 FPGA到底是啥 FPGA里面有什么?

    FPGA_5CEFA2F23核心板-验证板

    FPGA_5CEFA2F23核心板-验证板 单粒DDR全I/O引出(4层PCB)设计,已验证 ...
    发表于 05-04 19:32 5735次 阅读
    FPGA_5CEFA2F23核心板-验证板

    非对称的ARM双系统,如何实现工业产品的低延时——基于ZYNQ

    现代工业设备系统要求越来越复杂,既要强大的多任务的事务处理能力,又需要低延时实时任务处理能力的需求,特别是工业自动化控制...
    发表于 04-29 15:38 7542次 阅读

    ZYNQ在AD7606/AD7616加持下的能源电力方案,实现同步采样

    1 AD7606/AD7616介绍 AD7606是ADI公司的16位、8通道同步采样AD芯片,并行采样率高达200KSPS(AD7616是16位、1...
    发表于 04-29 15:20 7278次 阅读

    毛刺的产生原因:冒险和竞争

    冒险按照产生方式分为静态冒险 & 动态冒险两大类。静态冒险指输入有变化,而输出不应该变化时产生的窄脉....
    的头像 FPGA设计论坛 发表于 04-29 10:33 280次 阅读

    卷积码编码及译码算法的基本原理

    卷积码是一种信道纠错编码,在通信中具有广泛的应用。在发送端根据生成多项式进行卷积码编码,在接收端根据....
    的头像 FPGA设计论坛 发表于 04-28 15:02 251次 阅读

    请问FPGA和arm互联的硬件电路是怎么样的啊

    各位大神 请问FPGA和arm互联的硬件电路是怎么样的啊,我想做到高速的数据交换,需要注意什么, 还有电路中的总线驱动器是必...
    发表于 04-28 10:16 4711次 阅读

    关于FPGA开发板和原型验证系统对比介绍

    其次,部分FPGA开发板也被用在IP和小型芯片设计的开发验证场景。这部分开发板配备大容量的FPGA芯....
    的头像 芯华章科技 发表于 04-28 09:38 258次 阅读

    通过RISC-V发挥FPGA的架构灵活性并简化设计流程

    微处理器传统上一直主导着计算领域,在需求更多算力的推动下,硅基器件在密度方面不断得到提升。按照摩尔定....
    发表于 04-27 16:12 86次 阅读
    通过RISC-V发挥FPGA的架构灵活性并简化设计流程

    12864LCD电子钟说明文档

    这 12864LCD 电子钟是利用 89S52 驱动 128*64LCD 显示的电子时钟制作,其采用....
    发表于 04-27 15:37 40次 阅读

    无流水的FIR滤波器设计

    这里先用通俗易懂的语言描述一下流水线设计思想。假设小A要从成都到哈尔滨旅游,如果直接坐火车过去恐怕要....
    的头像 FPGA设计论坛 发表于 04-27 12:42 1652次 阅读

    德州仪器推出业界超宽带宽的高输入阻抗缓冲放大器

    德州仪器在今年初推出了具有业界超宽带宽的高输入阻抗 (Hi-Z) 缓冲放大器 BUF802,能够支持....
    的头像 德州仪器 发表于 04-27 09:32 191次 阅读

    什么是张量处理单元(TPU)

    该项目的目的是创建一个与谷歌的张量处理单元具有相似架构的机器学习协处理器。该实现的资源可定制,可以以....
    的头像 OpenFPGA 发表于 04-27 09:27 214次 阅读

    如何实现FPGA中的除法运算

    FPGA中的硬件逻辑与软件程序的区别,相信大家在做除法运算时会有深入体会。若其中一个操作数为常数,可....
    的头像 FPGA之家 发表于 04-27 09:16 1232次 阅读

    x2000怎么接入FPGA视频

        请问x2000芯片接入fpga视频,驱动部分需要更改哪些位置?     目前硬件引脚上接入的是vic_d0~vic_d11,...
    发表于 04-26 17:12 285次 阅读

    如何在Verilog中创建有限状态机

    本文描述了有限状态机的基础知识,并展示了在 Verilog 硬件描述语言中实现它们的实用方法。
    的头像 科技观察员 发表于 04-26 16:20 289次 阅读
    如何在Verilog中创建有限状态机

    STM32H7作为SPI主机给FPGA发送数据出错是何原因

    我的开发板上,STM32H7作为SPI主机需要频繁给FPGA发送数据,目前发现连续发送数据时,第一个数据没问题,第二个接收到...
    发表于 04-26 14:31 3859次 阅读

    详解DC-DC电源波纹的调试方法

    在某FPGA系统中,对电源系统进行调试,在同样的测试条件下,发现其中有一块板相对其它的板功耗总偏大,....
    的头像 电磁兼容EMC 发表于 04-26 13:45 271次 阅读

    FSK调制技术的MATLAB与FPGA设计

    第三幅图为连续相位FSK调制,也称作CPFSK,可视作振荡频率随基带信号线性变化;第四幅图为非连续相....
    的头像 FPGA设计论坛 发表于 04-26 13:12 1116次 阅读

    得翼通信发布基于Intel FPGA量产DFE IP

    2022年4月26日(杭州):杭州得翼通信技术有限公司(以下简称“得翼通信”)正式发布基于Intel....
    的头像 电子行业新闻 发表于 04-26 10:56 198次 阅读
    得翼通信发布基于Intel FPGA量产DFE IP

    FPGA可重构技术——FPGA芯片

    FPGA芯片本身就具有可以反复擦写的特性,允许FPGA开发者编写不同的代码进行重复编程,而FPGA可....
    的头像 FPGA设计论坛 发表于 04-26 10:38 460次 阅读

    把一个算法用RTL实现,有哪些比较科学的步骤?

    软件环境可以快速搭建仿真模型,并且进行验证,为硬件RTL实现提供参考依据。在具体算法设计时,必须考虑....
    的头像 FPGA之家 发表于 04-26 10:19 175次 阅读

    ARM S3C2440时钟的使用

    一、时钟有两种产生源 晶振:是用石英晶体经精密切割磨削并镀上电极焊上引线做成PLL(锁相环)合成器:通用PLL合成器需要一...
    发表于 04-26 09:49 1210次 阅读

    在STM32F407 Disc1上怎样去使用RT-Thread CDC呢

    1 测试环境 2 新建工程 2.1 新建设置 由于STM32F407-Disc1 UART1默认的PA9,PA10已经被其他外设占用,改成P...
    发表于 04-25 17:30 1809次 阅读

    TLC555M 低功耗 LinCMOS

    与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); TLC555M 2.1     2     15     250     Military     -55 to 125     CDIP LCCC     See datasheet (CDIP) 20LCCC: 79 mm2: 8.89 x 8.89(LCCC)     无样片...
    发表于 11-02 19:02 427次 阅读
    TLC555M 低功耗 LinCMOS

    SE556 双精度定时器

    与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); SE556 NA556 NE556 SA556 0.1     0.1     0.1     0.1     4.5     4.5     4.5     4.5     16     16     16     16     2000     4000     4000     4000     Military     Catalog     Catalog     Catalog     -55 to 125     -40 to 105     0 to 70     -40 to 85     CDIP     PDIP SOIC     PDIP SO SOIC SSOP     PDIP     See datasheet (CDIP)     See datasheet (PDIP) 14SOIC: 52 mm2: 6 x 8.65(SOIC)     See datasheet (PDIP) 14...
    发表于 11-02 19:02 1624次 阅读
    SE556 双精度定时器

    TLC556M 低功耗双路 LinCMOS

    TLC556系列是使用TI LinCMOS TM 工艺制造的单片时序电路,可提供与CMOS,TTL和MOS逻辑,工作频率高达2MHz。由于输入阻抗高,使用比NE556更小,更便宜的定时电容可以实现精确的时间延迟和振荡。在整个电源电压范围内功耗都很低。 与NE556类似,TLC556的触发电平约为电源电压的三分之一,而 的阈值电平约为电源电压的三分之二。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变为高电平。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位输入可以覆盖所有其他输入,并可用于启动新的时序周期。如果复位输入为低电平,则触发器复位,输出为低电平。只要输出低,就在放电端子和地之间提供低阻抗路径。 虽然CMOS输出能够吸收超过100 mA的电流并且输出电流超过10 mA,但TLC556在输出转换期间显示出大大减少的电源电流尖峰。这最大限度地减少了对NE556所需的大型去耦电容的需求。 这些设备具有内部静电放电(ESD)保护电路,可在MIL-STD-883C,方法3015下测试,防止电压高达2000 V的灾难性故障。但是,在处理这些设备时应小心谨慎。器件...
    发表于 11-02 19:01 440次 阅读
    TLC556M 低功耗双路 LinCMOS

    CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

    CDCLVP111-SP时钟驱动器能够以最低时钟分配偏移将LVPECL输入的一对差分时钟(CLK0和CLK1)分配至十对差分LVPECL时钟(Q0和Q9)输出.CDCLVP111-SP可接受两个时钟源传入一个输入多路复用器.CDCLVP111-SP专为驱动50Ω传输线路而设计。当一个输出引脚不被使用时,建议将其保持在开态态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并且一个10nF电容器旁通至接地(GND)。 如需实现高速性能,强烈建议采用差分模式。 CDCLVP111-SP的额定工作温度范围为-55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 低输出偏移(典型值为15ps),适用于时钟分配应用 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 兼容低压差分信令(LVDS),电流模式逻辑(CML)和短截线...
    发表于 11-02 19:01 280次 阅读
    CDCLVP111-SP CDCLVP111-SP 具有可选输入时钟驱动器的低电压 1:10 LVPECL

    CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

    CDCLVP111时钟驱动器使用最小的时分偏斜将LVPECL输入的一个差分时钟对(CLK0,CLK1)分频为差分LVPECL时钟(Q0,Q9) CDCLVP111专用设计用于驱动器50Ω传输线路。当一个输出引脚不被使用时,建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个,那么其它输出引脚必须被同样地端接至50Ω。 如果要求单端输入运行,V BB 基准电压输出被使用。在这种情况下,V BB 引脚应该被连接至 CLK0 并由一个10nF电容器旁通至接地(GND)。 然而,要实现高达3.5GHz的高速性能,强烈建议使用差分模式。 CDCLVP111额定工作温度范围是 - 55°C至125°C。 特性 将一个差分时钟输入对LVPECL分配至10个差分LVPECL 与低压发射器耦合逻辑(LVECL)和LVPECL完全兼容 支持2.375V至3.8V的宽电源电压范围 通过CLK_SEL可选择时钟输入 针对时分应用的低输出偏斜(典型值15ps) 额外抖动少于1ps 传播延迟少于355ps 开输入缺省状态 低压差分信令(LVDS),电流模式逻辑(CML),短截线串联端接逻辑(SSTL)输入兼容 针对单端计时的V BB < /sub>基准电压输...
    发表于 11-02 19:01 302次 阅读
    CDCLVP111-EP 具有可选输入的 1:10 LVPECL 缓冲器

    CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

    CDCM7005-SP是一款高性能,低相位噪声和低偏移时钟同步器,可同步VCXO(压控晶体振荡器)或VCO(电压)受控振荡器)频率到两个参考时钟之一。可编程预分频器M和反馈分频器N和P为参考时钟与VC(X)O的频率比提供高度灵活性,如VC(X)O_IN /PRI_REF =(N×P)/M或VC (X)O_IN /SEC_REF =(N×P)/M。 VC(X)O_IN时钟工作频率高达2 GHz。通过选择外部VC(X)O和环路滤波器组件,可以调整PLL环路带宽和阻尼系数,以满足不同的系统要求。 CDCM7005-SP可以锁定两个参考时钟之一输入(PRI_REF和SEC_REF),支持频率保持模式和快速频率锁定,可实现故障安全和增加系统冗余。 CDCM7005-SP的输出是用户可定义的,可以是最多五个LVPECL输出或多达10个LVCMOS输出的任意组合。 LVCMOS输出成对排列(Y0A:Y0B,Y1A:Y1B,Ω),因此每对具有相同的频率。但每个输出可以单独反转和禁用。内置同步锁存器确保所有输出均为低输出偏移同步。 所有器件设置,如输出信号,分频器值,输入选择等等,均可通过SPI(3线串行)进行编程外围接口)。 SPI允许单...
    发表于 11-02 19:01 631次 阅读
    CDCM7005-SP 3.3V 高性能抗辐射 V 类时钟同步器和抖动消除器

    CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

    CDCVF2310是一款运行频率高达200MHz的高性能,低偏斜时钟缓冲器。五个输出的两个组中的每一个组提供CLK的低偏斜副本。加电后,无论控制引脚的状态如何,输出的缺省状态为低电平。对于正常运行,当控制引脚(分别为1G或2G)被保持在低电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被置于低电平状态。当控制引脚(1G和2G)被保持在高电平并且在CLK输入上检测到一个负时钟边沿时,组1Y [0:4]或2Y [0:4]的输出可被切换至缓冲器模式。此器件运行在一个 2.5V和3.3V环境中。内置的输出使能毛刺脉冲抑制可确保一个已同步的输出使能序列以分配完全周期时钟信号。 CDCVF2310运行温度范围为-55°C至125° C。 特性 高性能1:10时钟驱动器 在V DD 为3.3V时,运行频率高达200MHz 在V DD 为3.3V时,引脚到引脚偏斜小于100ps V DD 范围:2.3V至3.6V 输出使能毛刺脉冲抑制 将一个时钟输入分频至五个输出的两个组 25Ω片载串联阻尼电阻器 采用24引脚薄型小尺寸封装(TSSOP) 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Fr...
    发表于 11-02 19:01 268次 阅读
    CDCVF2310-EP CDCVF2310-EP 2.5V 至 3.3V 高性能时钟缓冲器

    LM555QML Timer

    LM555是一款高度稳定的器件,用于产生精确的时间延迟或振荡。如果需要,提供附加端子用于触发或重置。在延时工作模式下,时间由一个外部电阻和电容精确控制。对于作为振荡器的非稳态操作,可通过两个外部电阻和一个电容精确控制自由运行频率和占空比。电路可以在下降波形上触发和复位,输出电路可以提供或吸收高达200mA的电流或驱动TTL电路。 特性 SE555 /NE555的直接替换 从微秒到小时的时间 在两个Astable中运行和单稳态模式 可调节占空比 输出可以输出或吸收200 mA 输出和电源TTL兼容 温度稳定性优于0.005%/°C 正常开启和正常关闭输出 所有商标均为其各自所有者的财产。 参数 与其它产品相比 计时器   Frequency (Max) (MHz) VCC (Min) (V) VCC (Max) (V) Iq (Typ) (uA) Rating Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG)   var link = "zh_CN_folder_p_quick_link_description_features_parametrics"; com.TI.Product.handleQuickLinks('parametric','参数变化','#parametrics',link); LM555QML ...
    发表于 11-02 19:01 283次 阅读
    LM555QML Timer

    SE555-SP QML V 类精密定时器

    SE555是一款能够产生精确时间延迟或振荡的精密定时电路。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在非稳态工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常分别为三分之二和三分之一, of V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达100 mA的电流。 4.5 V至16.5 V电源的工作条件。采用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达100 mA QML-V合格,SMD 5962-98555 军用温度范围(?? 55°C至125°C °C) 耐辐射:25 kRad(Si)TID (1) (1) 辐射耐受性是基于初始设备鉴定的典型值,剂量率=...
    发表于 11-02 19:01 1865次 阅读
    SE555-SP QML V 类精密定时器

    CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

    CDC2351是一款高性能时钟驱动器电路,可将一个输入(A)分配到10个输出(Y),时钟分配的偏差最小。输出使能(OE)\输入禁止输出进入高阻态。每个输出都有一个内部串联阻尼电阻,以改善负载的信号完整性。 CDC2351工作在标称3.3 V V CC 。 传输延迟在出厂时使用P0和P1引脚进行调整。工厂调整可确保零件到零件的偏斜最小化并保持在指定的窗口内。引脚P0和P1不适合客户使用,应连接到GND。 CDC2351M的特点是可在55°C至125°C的整个军用温度范围内工作。 特性 受控基线 一个装配/测试现场,一个制造现场 55°C至125°C的扩展温度性能 增强的减少制造源(DMS)支持 增强产品更改通知 资格谱系 用于时钟分配和时钟的低输出偏移,低脉冲偏移 - 生成应用 在3.3VV CC LVTTL兼容输入和输出下工作 支持混合模式信号操作(具有3.3VV CC的5V输入和输出电压) 将一个时钟输入分配给10个输出 输出具有内部串联阻尼电阻以减少传输线路效果 分布式V CC 和接地引脚降低开关噪声 最先进的EPIC-IIB ?? BiCMOS设计显着降低功耗 收缩小外形(DB)封装 符合JEDEC和行业标准的元件认证,确保在...
    发表于 11-02 19:01 220次 阅读
    CDC2351-EP 具有三态输出的增强型产品 1 线路至 10 线路时钟驱动器

    CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

    CDCV304是一款高性能,低偏斜,通用PCI-X兼容型时钟缓冲器。它分配一个输入时钟信号(CLKIN)至输出时钟(1Y [0:3])。它专为与PCI-X应用一起使用而设计.CDCV304运行在3.3 V和2.5 V电源电压上,因此此器件与3.3-V PCI-X规范兼容。 CDCV304额定运行温度介于-40°C至105°C之间。 特性 通用且PCI-X 1:4时钟缓冲器 运行频率 0 MHz至200 MHz通用 低输出偏斜:&lt; 100 ps 分配一个时钟输入至一组四个输出 当输出使能引脚(OE)为低电平时,驱动输出的输出使能控制为低电平 由3.3-V或者2.5-V单电源供电运行 < li>符合PCI-X标准 8-引脚薄型小尺寸(TSSOP)封装 参数 与其它产品相比 时钟缓冲器   Additive RMS Jitter (Typ) (fs) Output Frequency (Max) (MHz) Input Level Number of Outputs Output Level VCC (V) VCC Out (V) Input Frequency (Max) (MHz) Operating Temperature Range (C) Package Group Package Size: mm2:W x L (PKG) Rating   var link = "zh_CN_folder_p_quick_...
    发表于 11-02 19:00 485次 阅读
    CDCV304-EP 通用和 PCI-X 1:4 时钟缓冲器

    SE555M 精密定时器

    这些器件是精密定时电路,能够产生精确的时间延迟或振荡。在延时或单稳态工作模式下,定时间隔由单个外部电阻和电容网络控制。在a-stable工作模式下,频率和占空比可以通过两个外部电阻和一个外部电容独立控制。 阈值和触发电平通常为三分之二和三分之一,分别为V CC 。可以通过使用控制电压端子来改变这些电平。当触发输入低于触发电平时,触发器置位,输出变高。如果触发输入高于触发电平且阈值输入高于阈值电平,则触发器复位且输出为低电平。复位(RESET)输入可以覆盖所有其他输入,并可用于启动新的时序周期。当RESET变为低电平时,触发器复位,输出变为低电平。当输出为低电平时,在放电(DISCH)和地之间提供低阻抗路径。 输出电路能够吸收或提供高达200 mA的电流。工作电压指定为5 V至15 V电源。使用5 V电源时,输出电平与TTL输入兼容。 特性 从微秒到小时的时间 稳定或单稳态操作 可调节占空比 TTL兼容输出可以接收或输出高达200 mA 在符合MIL-PRF-38535的产品上,除非另有说明,否则所有参数均经过测试。在所有其他产品上,生产加工不一定包括所有参数的测试。 参数 与其它产品相比 计时器   F...
    发表于 11-02 19:00 1304次 阅读
    SE555M 精密定时器

    SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

    这个24位到48位的寄存器缓冲区设计用于2.3 V至2.7 VV CC 操作。 除LVCMOS复位(RESET)\输入外,所有输入均为SSTL_2。所有输出均为SSTL_2,Class II兼容。 SN74SSTV32852采用差分时钟(CLK和CLK \)工作。数据在CLK高电平和CLK电平低电平交叉点处注册。 该器件支持低功耗待机操作。当RESET \为低电平时,差分输入接收器被禁用,并且允许未驱动(浮动)数据,时钟和参考电压(V REF )输入。此外,当RESET \为低电平时,所有寄存器都会复位,所有输出都被强制为低电平。 LVCMOS RESET \输入始终必须保持在有效的逻辑高电平或低电平。 为确保在提供稳定时钟之前寄存器定义的输出,RESET \必须保持在低电平状态。加电。 特性 德州仪器广播公司的成员?系列 1对2输出支持堆叠DDR DIMM 支持SSTL_2数据输入 输出符合SSTL_2 II类规格 差分时钟(CLK和CLK \)输入 支持RESET \输入上的LVCMOS切换电平 RESET \输入禁用差分输入接收器,重置所有寄存器,并强制所有输出低 引脚分配优化DIMM PCB布局 每个DIMM需要一个设备 每个JE...
    发表于 11-02 18:55 141次 阅读
    SN74SSTV32852 具有 SSTL_2 输入和输出的 24 位至 48 位寄存缓冲器

    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP411设备是一个带有内置本地温度传感器的远程温度传感器监视器。远程温度传感器,二极管连接的晶体管通常是低成本,NPN或PNP型晶体管或二极管,是微控制器,微处理器或FPGA的组成部分。 远程精度为±1 °C适用于多个设备制造商,无需校准。双线串行接口接受SMBus写字节,读字节,发送字节和接收字节命令,以设置报警阈值和读取温度数据。 TMP411器件中包含的功能包括:串联电阻取消,可编程非理想因子,可编程分辨率,可编程阈值限制,用户定义的偏移寄存器,用于最大精度,最小和最大温度监视器,宽远程温度测量范围(高达150°C),二极管故障检测和温度警报功能。 TMP411器件采用VSSOP-8和SOIC-8封装。 特性 ±1°C远程二极管传感器 ±1°C本地温度传感器 可编程非理想因素 串联电阻取消 警报功能 系统校准的偏移寄存器 与ADT7461和ADM1032兼容的引脚和寄存器 可编程分辨率:9至12位 可编程阈值限...
    发表于 09-19 16:35 434次 阅读
    TMP411 ±1°C Programmable Remote/Local Digital Out Temperature Sensor

    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器

    TMP468器件是一款使用双线制SMBus或I 2 C兼容接口的多区域高精度低功耗温度传感器。除了本地温度外,还可以同时监控多达八个连接远程二极管的温度区域。聚合系统中的温度测量可通过缩小保护频带提升性能,并且可以降低电路板复杂程度。典型用例为监测服务器和电信设备等复杂系统中不同处理器(如MCU,GPU和FPGA)的温度。该器件将诸如串联电阻抵消,可编程非理想性因子,可编程偏移和可编程温度限值等高级特性完美结合,提供了一套精度和抗扰度更高且稳健耐用的温度监控解决方案。 八个远程通道(以及本地通道)均可独立编程,设定两个在测量位置的相应温度超出对应值时触发的阈值。此外,还可通过可编程迟滞设置避免阈值持续切换。 TMP468器件可提供高测量精度(0.75°C)和测量分辨率(0.0 625°C)。该器件还支持低电压轨(1.7V至3.6V)和通用双线制接口,采用高空间利用率的小型封装(3mm×3mm或1.6mm×1.6mm),可在计算系统中轻松集成。远程结支持-55°C至+ 150°C的温度范围。 特性 8通道远程二极管温度传感器精度:±0.75&...
    发表于 09-18 16:05 329次 阅读
    TMP468 具有引脚可编程的总线地址的高精度远程和本地温度传感器