互联结构包括直通模式、只转换模式、N-1互联模式、N-M互联模式。
1. 直通模式
当只有一个主设备和一个从设备使用AXI互联时,AXI互联不执行任何转换或流水线功能,AXI互联结构退化成直接的线连接。在这种模式下,没有延迟,同时不消耗逻辑资源。

2. 只转换模式
当连接一个主设备和一个从设备时,AXI互联执行不同的转换和流水线功能:数据位宽转换、时钟速率转换、AXI-Lite从适应、AXI-3从适应、流水线。在只转换模式下,AXI互联不包含仲裁、解码或布线逻辑,但是可能产生延迟。

3. N-1互联模式
N-1互联模式是多个主设备访问一个从设备,典型地,一个存储器控制器,很显然需要仲裁逻辑。这种情况下,AXI互联不需要地址译码逻辑。在这种配置中,也可以执行数据宽度和时钟速率转换。

4. 1-N互联模式
1-N互联结构是一个主设备访问多个存储器映射的从外设。在这种模式下,AXI互联不执行仲裁。

5. N-M互联模式
AXI互联提供了一种共享地址多数据流拓扑结构,这种结构包含稀疏的数据交叉开关连接、单线程写和读地址仲裁。

编辑:hfy
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
Zynq
+关注
关注
10文章
636浏览量
49740 -
AXI
+关注
关注
1文章
145浏览量
18104 -
存储器控制器
+关注
关注
0文章
8浏览量
4990
发布评论请先 登录
相关推荐
热点推荐
NVMe IP之AXI4总线分析
1AXI4总线协议
AXI4总线协议是由ARM公司提出的一种片内总线协议 ,旨在实现SOC中各模块之间的高效可靠的数据传输和管理。AXI4协
发表于 06-02 23:05
看看在SpinalHDL中AXI4总线互联IP的设计
,ar)共用一组信号的接口(arw,w,b,r)。关于总线互联的设计凡是设计中用到Axi4总线的设计总离不开总线互联。在Xilinx FPGA使用中,VIvado针对
发表于 08-02 14:28
AMBA 4 AXI4、AXI4-Lite和AXI4-流协议断言用户指南
您可以将协议断言与任何旨在实现AMBA®4 AXI4的接口一起使用™, AXI4 Lite™, 或AXI4流™ 协议通过一系列断言根据协议检查测试接口的行为。
本指南
发表于 08-10 06:39
全面介绍ZYNQ-AXI互联IP
学习内容 近期设计需要用到AXI总线的IP,所以就对应常用的IP进行简要的说明,本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往
AXI4 、 AXI4-Lite 、AXI4-Stream接口
AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的memory-mapped 总线,而 AXI4-Stream 可以传输高速数据流。从字面意
AXI3与AXI4写响应的依赖区别
上面两图的区别是相比AXI3,AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
Xilinx FPGA AXI4总线(一)介绍【AXI4】【AXI4-Lite】【AXI-Stream】
从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
发表于 06-21 15:21
•3323次阅读
漫谈AMBA总线-AXI4协议的基本介绍
本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解,是因为这个协议在SoC、IC设计中应用比较广泛。
发表于 01-17 12:21
•4642次阅读
Xilinx NVMe AXI4主机控制器,AXI4接口高性能版本介绍
NVMe AXI4 Host Controller IP可以连接高速存储PCIe SSD,无需CPU,自动加速处理所有的NVMe协议命令,具备独立的数据写入和读取AXI4接口,不但适用高性能、顺序
zynq中AXI4的五种互联结构介绍
评论