0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

zynq中AXI4的五种互联结构介绍

454398 来源: 瓜大三哥 作者:米果不回来 2020-11-16 17:39 次阅读

互联结构包括直通模式、只转换模式、N-1互联模式、N-M互联模式。

1. 直通模式

当只有一个主设备和一个从设备使用AXI互联时,AXI互联不执行任何转换或流水线功能,AXI互联结构退化成直接的线连接。在这种模式下,没有延迟,同时不消耗逻辑资源。


2. 只转换模式

当连接一个主设备和一个从设备时,AXI互联执行不同的转换和流水线功能:数据位宽转换、时钟速率转换、AXI-Lite从适应、AXI-3从适应、流水线。在只转换模式下,AXI互联不包含仲裁、解码或布线逻辑,但是可能产生延迟。


3. N-1互联模式

N-1互联模式是多个主设备访问一个从设备,典型地,一个存储器控制器,很显然需要仲裁逻辑。这种情况下,AXI互联不需要地址译码逻辑。在这种配置中,也可以执行数据宽度和时钟速率转换。


4. 1-N互联模式

1-N互联结构是一个主设备访问多个存储器映射的从外设。在这种模式下,AXI互联不执行仲裁。


5. N-M互联模式

AXI互联提供了一种共享地址多数据流拓扑结构,这种结构包含稀疏的数据交叉开关连接、单线程写和读地址仲裁。


编辑:hfy


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Zynq
    +关注

    关注

    9

    文章

    600

    浏览量

    46643
  • AXI
    AXI
    +关注

    关注

    1

    文章

    126

    浏览量

    16292
  • 存储器控制器

    关注

    0

    文章

    8

    浏览量

    4790
收藏 人收藏

    评论

    相关推荐

    玩转Zynq连载3——AXI总线协议介绍1

    的FPGA开始引入的一个接口协议(AXI3)。在ZYNQ中继续使用,版本是AXI4ZYNQ内部设备都有AXI接口。
    发表于 05-06 16:55

    PCIE项目中AXI4 IP核例化详解

    和PCIE之间有什么联系,敬请关注我们的连载系列文章。在本篇文章暂时先不讲解AXI4协议,先来分享例化AXI4的自定义IP核详细步骤。一、 新建工程为了节省篇幅,新建工程部分就不详细讲解,以下为我们
    发表于 12-13 17:10

    AXI4协议的读写通道结构

      AXI4协议基于猝发式传输机制。在地址通道上,每个交易有地址和控制信息,这些信息描述了需要传输的数据性质。主从设备间的数据传输有两情况,一是主设备经过写通道向从设备写数据(简称写交易
    发表于 01-08 16:58

    使用SpinalHDL实现一个支持AXI协议的互联架构

    协议,做一些裁剪,实现一Mesh Network的互联结构,可以类似于CHI协议支持多种互联结构,进而实现高效地互联互通。称之为open Mesh Network,缩写为openMN
    发表于 06-29 16:28

    看看在SpinalHDLAXI4总线互联IP的设计

    ,ar)共用一组信号的接口(arw,w,b,r)。关于总线互联的设计凡是设计中用到Axi4总线的设计总离不开总线互联。在Xilinx FPGA使用,VIvado针对
    发表于 08-02 14:28

    看看Axi4写通道decoder的设计

    读写分离的设计在Axi4总线,读和写通道是完全相互独立,互不干扰。故而无论是在设计Decoder还是Arbiter时,均可以采用读写分离的方式。如前文所述,SpinalHDL在基于Axi4总线
    发表于 08-03 14:27

    SoC Designer AXI4协议包的用户指南

    这是SoC Designer AXI4协议包的用户指南。该协议包包含SoC Designer组件、探针和ARM AXI4协议的事务端口接口(包括对AMBA4 AXI的支持)。
    发表于 08-10 06:30

    AMBA 4 AXI4AXI4-Lite和AXI4-流协议断言用户指南

    您可以将协议断言与任何旨在实现AMBA®4 AXI4的接口一起使用™, AXI4 Lite™, 或AXI4流™ 协议通过一系列断言根据协议检查测试接口的行为。 本指南
    发表于 08-10 06:39

    一文详解ZYNQ中的DMA与AXI4总线

    ZYNQ中,支持AXI-Lite,AXI4AXI-Stream三种总线,但PS与PL之间的接口却只支持前两种,AXI-Stream只能在
    的头像 发表于 09-24 09:50 4422次阅读
    一文详解<b class='flag-5'>ZYNQ</b>中的DMA与<b class='flag-5'>AXI4</b>总线

    何谓 AXI?关于AXI3/AXI4的相关基础知识

    新的赛灵思器件设计中不可或缺的一部分。充分了解其基础知识对于赛灵思器件的设计和调试都很有帮助。 本篇博文将介绍赛灵思器件上的 AXI3/AXI4 的相关基础知识。首先,我们将从一些通俗易懂的知识、理论
    的头像 发表于 09-27 11:06 5960次阅读
    何谓 <b class='flag-5'>AXI</b>?关于<b class='flag-5'>AXI</b>3/<b class='flag-5'>AXI4</b>的相关基础知识

    ZYNQ中DMA与AXI4总线

    ZYNQ中DMA与AXI4总线 为什么在ZYNQ中DMA和AXI联系这么密切?通过上面的介绍我们知道ZY
    的头像 发表于 11-02 11:27 3945次阅读
    <b class='flag-5'>ZYNQ</b>中DMA与<b class='flag-5'>AXI4</b>总线

    全面介绍ZYNQ-AXI互联IP

    学习内容 近期设计需要用到AXI总线的IP,所以就对应常用的IP进行简要的说明,本文主要对AXI互联IP进行介绍。 基础架构IP 基础的IP是用于帮助组装系统的构建块。基础架构IP往往
    的头像 发表于 05-11 14:52 5721次阅读
    全面<b class='flag-5'>介绍</b><b class='flag-5'>ZYNQ-AXI</b><b class='flag-5'>互联</b>IP

    AXI3与AXI4写响应的依赖区别​

    上面两图的区别是相比AXI3,AXI4协议需要确认AWVALID、AWREADY握手完成才能回复BVALID。为什么呢?
    的头像 发表于 03-30 09:59 730次阅读

    Xilinx FPGA AXI4总线(一)介绍AXI4】【AXI4-Lite】【AXI-Stream】

    从 FPGA 应用角度看看 AMBA 总线中的 AXI4 总线。
    发表于 06-21 15:21 1881次阅读
    Xilinx FPGA <b class='flag-5'>AXI4</b>总线(一)<b class='flag-5'>介绍</b>【<b class='flag-5'>AXI4</b>】【<b class='flag-5'>AXI</b>4-Lite】【<b class='flag-5'>AXI</b>-Stream】

    漫谈AMBA总线-AXI4协议的基本介绍

    本文主要集中在AMBA协议中的AXI4协议。之所以选择AXI4作为讲解,是因为这个协议在SoC、IC设计中应用比较广泛。
    发表于 01-17 12:21 396次阅读
    漫谈AMBA总线-<b class='flag-5'>AXI4</b>协议的基本<b class='flag-5'>介绍</b>