由NE561B集成锁相环模块构成的双边带调制解调电路
调制解调器，是一种计算机硬件，它能把计算机的数字信号翻译成可沿普通电话线传送的脉冲信号，而这些脉冲信号又可被线路另一端的另一个调制解调器接收，并译成计算机可懂的语言。这一简单过程完成了两台计算机间的通信。
锁相环的基本原理是，利用负反馈使输出信号频率与输入信号频率之间存在精确的相关（一般是成倍数关系），因此利用此原理，可以用在收发机中本振信号的产生、信号恢复、调频信号解调等方面。
电路原理：
本文介绍的是一个由NE561B集成锁相环模块构成的双边带调制解调电路。该电路输入调制信号的载波频率f0=1MHz。AM调制信号加在乘法器输入端的同时，也通过Rv1、CY1、RY2和CY2加到相位检波电路上，并把PLL的VCO的频率锁定在f0上。
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
调制解调
+关注
关注
0文章
76浏览量
22072 -
锁相环
+关注
关注
36文章
633浏览量
90801
发布评论请先 登录
相关推荐
热点推荐
CDCVF2510 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。它使用锁相环 （PLL） 将反馈 （FBOUT） 输出与时钟 （CLK） 输入信号在频率和相位上精确对齐。它专为
CDCVF2510A 3.3V锁相环时钟驱动器技术文档总结
该CDCVF2510A是一款高性能、低偏斜、低抖动、锁相环 （PLL） 时钟驱动器。该CDCVF2510A使用锁相环 （PLL） 将反馈 （FBOUT） 输出在频率和相位上精确对齐到时钟 （CLK
TLC2932A 高性能锁相环芯片技术文档摘要
该TLC2932A专为锁相环（PLL）系统而设计，由压控振荡器（VCO）和边沿触发型相位频率检测器（PFD）组成。VCO的振荡频率范围由外部偏置电阻（R ~偏见~ ).VCO在输出级有一个1/2
基于锁相环的无轴承同步磁阻电机无速度传感器检测技术
使用场合。为实现无轴承同步磁阻电机高速超高速、低成本、实用化运行，提出了一种基于锁相环法的无速度传感自检测技术。通过应用锁相环原理，设计出无轴承同步磁阻电机无速度传感器，并基于 Matlab
发表于 07-29 16:22
高压放大器在锁相环稳定重复频率研究中的应用
实验名称： 锁相环稳定重复频率的系统分析 实验内容： 针对重复频率的漂移，引入两套锁相环系统反馈控制两个激光器的重复频率，将其锁定在同一个稳定的时钟源上。本章主要阐述了经典锁相环的原理，稳定重复
Analog Devices Inc. ADF4382x小数N分频锁相环 (PLL)数据手册
Analog Devices ADF4382x小数N分频锁相环 (PLL) 是一款高性能、超低抖动、小数N分频锁相环 (PLL)。它集成了压控振荡器 (VCO)，是5G或数据转换器时钟应用生成
锁相环是什么意思
锁相环（Phase-Locked Loop，简称PLL）是一种广泛应用于电子系统中的反馈控制系统，主要用于频率合成和相位同步。本文将从锁相环的工作原理、基本组成、应用案例以及设计考虑等方面进行详细阐述，以帮助读者全面理解这一重要技术。
数字锁相环:二阶环的FPGA实现
一.依据模拟环设计数字环 根据信号与系统的分析理论，一个系统完全由系统函数来确定，因此我们可从系统函数的角度出发，找到模拟电路与数字电路的转换关系，最终根据环路滤波器的数字域系统函数进
AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换
电子发烧友网站提供《AN-1420：利用数字锁相环(DPLL)实现相位增建和无中断切换.pdf》资料免费下载
发表于 01-13 14:07
•0次下载
可编程晶振的锁相环原理
锁相环(Phase-LockedLoop，PLL)是一个能够比较输出与输)入相位差的反馈系统，利用外部输入的参考信号控制环路内部振荡信号的频率和相位，使振荡信号同步至参考信号。而锁相环
可编程晶振的关键技术——锁相环原理讲解
扬兴科技的可编程晶振利用锁相环技术，实现了核心参数的随意编程定制。这意味着客户可以根据具体需求，在1MHz~2100MHz的宽频率范围内（精确至小数点后六位）选择任意频点进行定制。
TMS320C6000 DSP软件可编程锁相环控制器指南
电子发烧友网站提供《TMS320C6000 DSP软件可编程锁相环控制器指南.pdf》资料免费下载
发表于 12-24 16:54
•0次下载
工商网监
评论