一个allergo自带的绕等长AiDT功能
相信很多layout工程师在画板的最后都在为绕等长而闹心，今天给大家介绍一个allergo自带的绕等长AiDT功能，希望对大家有所帮助。
首先，要在UserPreferences Editor下开启Unsupported功能；
其次，要在Allegro Constraint Manager里面加好要绕线的BUS和MGrp；
以下四组DDR3数据线为例；
Allegro 里面的操作步骤如下；
框选所要绕的 MG 组别，正在运行自动绕线工具；
片刻后，绕线 ok
同样其他三组也很快搞定；
查看 AllegroConstraint Manager 全部 ok！
对于差分绕线也一样；
运行中……
绕线 ok！
这个工具可极大的提高绕线效率，值得尝试！
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
工程师
+关注
关注
59文章
1600浏览量
70644 -
allergo
+关注
关注
0文章
3浏览量
2669
原文标题：SI-list【中国】allegro（AiDT）自动等长
文章出处：【微信号：si-list，微信公众号：高频高速研究中心】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
CherryUSB和RTThread自带的USB如何合理使用？
使能自带的USB作为大容量设备，大容量设备无法使用
我这么使用比较担心的一个点是，RTThread使能自带的USB和CherryUSB的功能
发表于 10-13 07:52
KiCad 10 会有哪些新功能（二）？
可以依次删除线段。 符号编辑器导出/导入引脚 在符号编辑器中，支持导出引脚到 csv，编辑后重新导入。该功能方便在外部工具中快速编辑引脚的信息。 原理图编辑器支持“分组”功能 统一调等长
AD设计DDR3时等长设计技巧
本文紧接着前一个文档《AD设计DDR3时等长设计技巧-数据线等长 》。本文着重讲解DDR地址线、控制信号线等长设计，因为地址线、控制信号线有
发表于 07-29 16:14
•2次下载
AD设计DDR3时等长设计技巧
的讲解数据线等长设计。 在另一个文件《AD设计DDR3时等长设计技巧-地址线T型等长》中着重讲解使用AD设计DDR地址线走线T型走线等长
发表于 07-28 16:33
•4次下载
【Sipeed MaixCAM Pro开发板试用体验】+ 02 + 基础功能测试
开发板自带的应用程序实测发现识别准确率较高（但由于LAB色域太广，光照会成为识别不准确的一个重要因素）。同时MAIXCAM PRO 还自带了一
发表于 07-19 22:50
出差党必备！TNC迷你接头自带 USB 接口
无论是频繁奔波的商务人士，还是热爱探索的旅行达人，德索 TNC 迷你插座自带 USB 接口，都能以可靠的技术、贴心的设计，为您的差旅用电保驾护航，成为您值得信赖的 “电力伙伴”。
高速PCB设计挑战 Allegro Skill布线功能 自动创建match_group
skill工具中包含了一个非常实用的功能，即“布线-创建match_group”。通过这个功能，设计者可以轻松地根据已经创建好的“net group”或者“bus”来快速生成器件到器件
驱动电路设计（一）—— 驱动器的功能综述
驱动电路设计是功率半导体应用的难点，涉及到功率半导体的动态过程控制及器件的保护，实践性很强。为了方便实现可靠的驱动设计，英飞凌的驱动集成电路自带了一些重要的功能，本系列文章将详细讲解如何正确理解
推荐！一个简单的无线供电演示电路
个电流脉冲来维持振荡。这样振荡就会锁定在调谐电路的共振频率上，无需额外调整。
本文开头展示的装置使用了一个6厘米×6厘米、20匝的方形中心抽头线圈，工作频率为 3 MHz。绕制线圈时，
发表于 01-20 09:18
ADS5474在PCB布线时，数据输出和时钟输出共16对差分线需不需要保持等长，如果要的话误差可以控制在多少个mil？
请问ADS5474在PCB布线时，数据输出和时钟输出共16对差分线需不需要保持等长，如果要的话误差可以控制在多少个mil？
发表于 01-13 07:01
电源线绕了几圈再接开关有什么作用
电源线绕了几圈再接开关，有什么作用？ 在家庭装修和配电中，经常看到有电工师傅把电线绕几圈，看起来不仅很美观，而且给人一种很专业的感觉，有没有？但是，我个人觉得这是一种非常不合理的做法！
为什么说雷达功能是UWB的一个“宝藏”
就需要更多的传感器提供数据。IoT产品一个趋势就是功能越来越多，要实现越来越多的功能，就需要越来越多的传感器，而传感器多了之后带来的问题就是：成本会急剧增加，产品的
工商网监
评论