0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

PCB设计电源地平面层重叠规则

lhl545545 来源:村田中文技术社区 作者:村田中文技术社区 2020-06-09 11:49 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

布线是PCB设计的重要组成部分,也是整个PCB设计中工作量最大和最耗时间的部分,工程师在进行PCB布线工作时,需要遵循一些基本的规则,如倒角规则、3W规则等。

地线回路规则

PCB设计电源地平面层重叠规则

环路最小规则,即信号线与其回路构成的环面积要尽可能小,环面积越小,对外的辐射越少,接收外界的干扰也越小。针对这一规则,在地平面分割时,要考虑到地平面与重要信号走线的分布,防止由于地平面开槽等带来的问题;在双层板设计中,在为电源留下足够空间的情况下,应该将留下的部分用参考地填充,且增加一些必要的地过空孔,将双面地信号有效连接起来,对一些关键信号尽量采用地线隔离,对一些频率较高的设计,需特别考虑其地平面信号回路问题,建议采用多层板为宜。

屏蔽保护规则

PCB设计电源地平面层重叠规则

对应地线回路规则,实际上也是为了尽量减小信号的回路面积,多见于一些比较重要的信号,如时钟信号,同步信号;对一些特别重要,频率特别高的信号,应该考虑采用铜轴电缆屏蔽结构设计,即将所布的线上下左右用地线隔离,而且还要考虑好如何有效的让屏蔽地与实际地平面有效结合。

串扰控制规则

串扰(CrossTalk)是指PCB上不同网络之间因较长的平行布线引起的相互干扰,主要是由于平行线间的分布电容和分布电感的作用。克服串扰的主要措施是:

加大平行布线的间距,遵循3W规则;

在平行线间插入接地的隔离线;

减小布线层与地平面的距离。

3W规则

PCB设计电源地平面层重叠规则

为了减少线间串扰,应保证线间距足够大,当线中心间距不少于3倍线宽时,则可保持70%的电场不互相干扰,称为3W规则。如要达到98%的电场不互相干扰,可使用10W的间距。

走线的方向控制规则

PCB设计电源地平面层重叠规则

走线的方向控制规则,即相邻层的走线方向成正交结构。避免将不同的信号线在相邻层走成同一方向,以减少不必要的层间窜扰;当由于板结构限制(如某些背板)难以避免出现该情况,特别是信号速率较高时,应考虑用地平面隔离各布线层,用地信号线隔离各信号线。

走线的开环检查规则

PCB设计电源地平面层重叠规则

一般不允许出现一端浮空的布线(Dangling Line),主要是为了避免产生“天线效应”, 减少不必要的干扰辐射和接受,否则可能带来不可预知的结果。

走线闭环检查规则

PCB设计电源地平面层重叠规则

防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题,自环将引起辐射干扰。

倒角规则

PCB设计电源地平面层重叠规则

PCB设计中应避免产生锐角和直角,产生不必要的辐射,同时工艺性能也不好。

器件去藕规则

PCB设计电源地平面层重叠规则

在印制版上增加必要的去藕电容,滤除电源上的干扰信号,使电源信号稳定。推荐电源经过滤波电容后连到电源管脚上。

电源地平面完整性规则

PCB设计电源地平面层重叠规则

对于导通孔密集的区域,要注意避免孔在电源和地层的挖空区域相互连接,形成对平面层的分割,从而破坏平面层的完整性,并进而导致信号线在地层的回路面积增大。为避免破坏平面层,做Fanout时过孔间距至少保证能走一根信号线。

电源地平面层重叠规则

PCB设计电源地平面层重叠规则

不同电源层在空间上要避免重叠。主要是为了减少不同电源之间的干扰,特别是一些电压相差很大的电源之间,电源平面的重叠问题一定要设法避免,难以避免时可考虑中间隔地层。

20H规则

PCB设计电源地平面层重叠规则

由于电源层与地层之间的电场是变化的,在板的边缘会向外辐射电磁干扰。称为边沿效应。解决的办法是将电源层内缩,使得电场只在接地层的范围内传导。以一个H(电源和 地之间的介质厚度)为单位,若内缩20H则可以将70%的电场限制在接地层边沿内;内缩100H 则可以将98%的电场限制在内。
责任编辑:pj

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • PCB设计
    +关注

    关注

    396

    文章

    4944

    浏览量

    96079
  • 信号线
    +关注

    关注

    2

    文章

    189

    浏览量

    22302
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AD7124模拟地的DCDC电源和LDO电源应该归为模拟地还是归类与电源地单独处理

    字地DGND,然后单独用一整层GND2作为公共地,在ADC和DAC附近将模拟地和数字地连接在公共地上然后公共地和电源入口地连接。此方案绝对有问题的是地平面会有重叠会不会造成串扰。 问题1、以上两种方案哪个更好一些呢? 问题2、
    发表于 05-18 08:13

    基于 MOS 管的步进驱动板 PCB 阻抗匹配与地平面分割

    拆解阻抗匹配的核心参数计算、地平面分割的规则与边界条件,适配低压 / 高压、中小功率 / 大功率 MOS 管步进驱动场景,为硬件设计提供可直接落地的技术规范与仿真依据。
    的头像 发表于 04-30 16:06 202次阅读

    厉害不?PCB印制电路板遇到电流密度超标,我第一时间就加铜厚

    电流密度大,PCB通流有瓶颈?电路板能够加个电源平面层或者增加铜厚能搞掂的事情,我是绝对不会动脑筋去改PCB设计方案…
    的头像 发表于 04-29 10:38 62次阅读
    厉害不?<b class='flag-5'>PCB</b>印制电路板遇到电流密度超标,我第一时间就加铜厚

    技术资讯 I PCB设计三大顽疾:规则乱、布线慢、叠层偏——Allegro X Designer 的系统级解法

    在高速、高密度的PCB设计项目中,工程师的设计早已迈入了另外一个台阶——从“连通即可”的基础要求,跃迁至以规则驱动、以仿真验证、以工艺为导向的精密设计时代。本文基于AllegroXDesigner
    的头像 发表于 03-27 16:44 9279次阅读
    技术资讯 I <b class='flag-5'>PCB设计</b>三大顽疾:<b class='flag-5'>规则</b>乱、布线慢、叠层偏——Allegro X Designer 的系统级解法

    EMC PCB设计总结

    EMC PCB设计总结
    发表于 03-23 14:52 14次下载

    射频PCB的“隐形杀手”:90%的工程师都忽视的铺铜细节!

    23年PCBA一站式行业经验PCBA加工厂家今天为大家讲讲针对高频(射频)电路,铺铜时需要特别注意哪些特殊规则和屏蔽措施。针对高频/射频(RF)电路,铺铜的核心思路是:优先保证“参考地平面”的完整性
    的头像 发表于 03-02 09:28 437次阅读
    射频<b class='flag-5'>PCB</b>的“隐形杀手”:90%的工程师都忽视的铺铜细节!

    PCB接地设计实战避坑指南:从“环路”到“干净地”的进阶之路

    :每个IC的电源引脚配置 “一大一小” 去耦电容(如10uF+0.1uF),并为高速器件增加电源平面电容。 2. PCB布局阶段(黄金法则) 优先确保
    发表于 02-10 16:29

    从设计阶段排查预防PCB短路

    溯源:PCB设计阶段埋下的雷 案例一:不同网络铜皮导通 案例解释:左侧孔在第二层与电源(-) 网络连接,而右侧孔网络属性是电源(+) ,并采用了手动铺铜的方式进行走线,因此电源(+)
    发表于 01-23 13:55

    PCB设计与打样的6大核心区别,看完少走3个月弯路!

    一站式PCBA加工厂家今天为大家讲讲PCB设计PCB打样有什么区别?PCB设计和打样之间的区别。PCB设计(Printed Circuit Board Design)和打样(Prot
    的头像 发表于 11-26 09:17 833次阅读
    <b class='flag-5'>PCB设计</b>与打样的6大核心区别,看完少走3个月弯路!

    高频PCB布线“避坑指南”:4大核心技巧让信号完整性提升90%

    技巧 一、核心布线原则 多层板设计 高频电路集成度高,采用至少四层板(顶层、底层、电源层、地层),利用中间层设置屏蔽和就近接地,降低寄生电感,缩短信号传输路径,减少交叉干扰。例如,四层板比双面板噪声低20dB。 电源层与地平面
    的头像 发表于 11-21 09:23 1178次阅读
    高频<b class='flag-5'>PCB</b>布线“避坑指南”:4大核心技巧让信号完整性提升90%

    到底DDR走线能不能参考电源层啊?

    高速先生成员--黄刚 一些通用的PCB设计经验以及高速信号理论,都告诉我们PCB上的信号最好都以地平面为参考,尤其是高速走线,建议上下参考平面都是
    发表于 11-11 17:46

    高速PCB设计EMI避坑指南:5个实战技巧

    一站式PCBA加工厂家今天为大家讲讲高速PCB设计EMI有什么规则?高速电路PCB设计EMI方法与技巧。在高速PCB设计中,电磁干扰(EMI)的控制至关重要,以下是一些关键的EMI
    的头像 发表于 11-10 09:25 867次阅读
    高速<b class='flag-5'>PCB设计</b>EMI避坑指南:5个实战技巧

    华秋DFM软件丨操作教程——工具菜单-阻抗计算篇

    阻抗线间隙 ⑤ 外层单端共面计算模板 ● 阻焊后单线共面阻抗,参考层为同一层面的电源地平面和次外层电源地平面层(阻抗线被周围地包围,周围地即为参考层面)。 ● 参数说明 H1:外
    发表于 08-27 19:13

    PCB叠层设计避坑指南

    第3层作为高速信号层时,上下需 设置地平面 。 2、电磁兼容性(EMC) 合理的叠层结构能 减少60%以上的串扰 。多个地平面层能有效减小PCB板阻抗,降低共模EMI。 3、机械稳定性 叠层必须 保持
    发表于 06-24 20:09

    PCB设计,轻松归档,效率倍增!

    PCB设计一键归档简化流程,提升效率,一键归档,尽在掌握!在电子产品设计领域,PCB设计工作完成后,需要输出不同种类的文件给到PCB生产商,产线制造部门,测试部门,同时还需将设计文件进行归档管理
    的头像 发表于 05-26 16:17 1003次阅读
    <b class='flag-5'>PCB设计</b>,轻松归档,效率倍增!