0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

基于FPGA和ASIC电路的时间敏感网IP

加贺富仪艾电子 来源:富士通电子 2020-04-27 16:27 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

SoC 设计与应用技术领导厂商Socionext Inc.(以下“公司”)近日宣布成功开发了基于FPGAASIC电路的时间敏感网络(Time Sensitive Network, TSN)IP。该IP符合下一代以太网TSN(通信标准IEEE 802.1 Subset)及其评估环境,旨在为工业应用提供具有确定性的以太网。

TSN IP 评估板

Socionext在高速网络SoC及IP的设计开发方面拥有30多年的经验,期望通过提供最新的工业以太网解决方案助力推进工业物联网。公司最新开发的高性能TSN IP展现出了卓越的性能,其主要包括支持适用于工业设备之间通信的双口菊花链拓扑、1 Gbps高速操作、400 ns以下低延迟,及0.1微秒(μs)以下低抖动。

除了支持TSN外,该IP技术还可支持需要快速响应控制的运动控制器,以及应用于网络通信中确保带宽和低延迟的远程I / O等,满足各类工业设备要求。TSN支持在信息技术(IT)和操作技术(OT)之间进行无缝连接互操作,提升工厂整体效率和产能,推进实现智慧工厂。

在产品交付方面,Socionext将提供用于IP测试的FPGA评估板、启动手册和Linux开源驱动程序,帮助用户快速评估和开发。Socionext在工业ASIC开发领域拥有丰厚的设计开发经验,公司期望通过提供IP组合,助力客户开发设计属于他们自己的ASIC芯片。

产品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付产品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

关于索喜科技有限公司

富士通电子旗下代理品牌 Socionext Inc. (索喜科技),是一家创新型企业,为全球客户设计、开发和提供片上系统(System-on-chip)产品。Socionext 整合了富士通(Fujitsu Limited)与松下(Panasonic Corporation)的片上系统半导体事业,专注于图像、网络、电脑运算与其他尖端技术之发展及应用。Socionext 集世界一流的专业知识、经验和丰富的IP 产品组合于一身,致力于提供高效益的解决方案与更佳的客户体验。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1664

    文章

    22571

    浏览量

    640755
  • 以太网
    +关注

    关注

    41

    文章

    6291

    浏览量

    181923
  • soc
    soc
    +关注

    关注

    40

    文章

    4658

    浏览量

    230578

原文标题:助力智慧工厂加速上线,索喜科技最新时间敏感网络IP了解一下

文章出处:【微信号:Fujitsu_Semi,微信公众号:加贺富仪艾电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    使用Python/MyHDL创建自定义FPGA IP

    使用 Python/MyHDL 创建自定义 FPGA IP,与 Vivado 集成,并通过 PYNQ 进行控制——实现软件上的简单硬件设计。
    的头像 发表于 04-09 09:53 467次阅读
    使用Python/MyHDL创建自定义<b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>

    FPGA在音频产品上的应用案例

    FPGA(Field-Programmable Gate Array),现场可编程逻辑门阵列,它是一种电子设备,用于执行任何(数字)逻辑功能或数字电路的硬件实现。它是作为专用集成电路(ASIC
    的头像 发表于 03-19 10:30 4950次阅读
    <b class='flag-5'>FPGA</b>在音频产品上的应用案例

    使用FPGA实现千兆TCP/IP协议栈调试记录

    上板测试后,发现FPGA与电脑之间存在报文交互,交互正常。
    的头像 发表于 03-16 15:58 1842次阅读
    使用<b class='flag-5'>FPGA</b>实现千兆<b class='flag-5'>网</b>TCP/<b class='flag-5'>IP</b>协议栈调试记录

    虹科分享 | SocTek IP Cores:FPGA高端网络与时间同步解决方案

    的SocTekIP核产品应运而生,专门为FPGA平台提供高性能、高可靠性的网络与时间同步解决方案。SocTekIP核主要围绕三大核心技术领域构建:以太接口、精确时间
    的头像 发表于 01-21 17:03 3674次阅读
    虹科分享 | SocTek <b class='flag-5'>IP</b> Cores:<b class='flag-5'>FPGA</b>高端网络与<b class='flag-5'>时间</b>同步解决方案

    【新品速递】面向时间敏感网络的模块化测试利器——TSN CoreSolution 4.0

    在汽车电子、工业自动化和航空航天等对时间敏感性要求较高的领域,传统的网络测试工具已难以应对挑战,尤其是TSN(时间敏感网络)技术的应用,万兆车载以太
    的头像 发表于 12-10 10:03 824次阅读
    【新品速递】面向<b class='flag-5'>时间</b><b class='flag-5'>敏感</b>网络的模块化测试利器——TSN CoreSolution 4.0

    微弱信号采集 ASIC芯片 CBM12AD1X

    ASIC芯片
    芯佰微电子
    发布于 :2025年11月28日 15:04:53

    MarketsandMarkets FPGA行业报告,2026~2030 FPGA市场洞察

    ,Field-Programmable Gate Array)是一种高度灵活、可重构的集成电路。与传统 ASIC 不同,FPGA 制造完成后仍可以在终端重新编程,在 高性能并行计算、实时信号处理、通信加速 等领域具有独特优势。
    的头像 发表于 11-20 13:20 937次阅读
    MarketsandMarkets <b class='flag-5'>FPGA</b>行业报告,2026~2030 <b class='flag-5'>FPGA</b>市场洞察

    以太网通讯在FPGA上的实现

    一、介绍在本项目由于我们需要使用PC实时的向FPGA发送将要识别的图片,所以我们最终选择使用以太来从PC向FPGA发送图片并暂存在DDR中,下面是对以太协议和硬件实现的一些介绍。
    发表于 10-30 07:45

    FPGA利用DMA IP核实现ADC数据采集

    本文介绍如何利用FPGA和DMA技术处理来自AD9280和AD9708 ADC的数据。首先,探讨了这两种ADC的特点及其与FPGA的接口兼容性。接着,详细说明了使用Xilinx VIVADO环境下
    的头像 发表于 07-29 14:12 5435次阅读

    AI芯片,需要ASIC

    电子发烧友报道(文/李弯弯) 2025年,全球AI芯片市场正迎来一场结构性变革。在英伟达GPU占据主导地位的大格局下,ASIC(专用集成电路)凭借针对AI任务的定制化设计,成为推动算力革命的新动力
    的头像 发表于 07-26 07:30 7814次阅读

    智原科技推出DDR/LPDDR通用物理层IP解决方案

    ASIC设计服务暨IP研发领导厂商智原科技(Faraday Technology Corporation)宣布推出可支持第三至第五代DDR/LPDDR的通用物理层IP,适用于联电(UMC)22ULP
    的头像 发表于 07-25 16:41 1379次阅读

    Altera FPGA 的PIO IP当中bidir和inout选项的区别

      PIO IPFPGA 设计中比较简单常用的IP, 当设置PIO IP的Direction的时候,可以看到有如下4个选项: Input代表这组IO是输入引脚,Output代表这组I
    的头像 发表于 07-07 11:55 2994次阅读
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>当中bidir和inout选项的区别

    西门子桌面级原型验证系统Veloce proFPGA介绍

    子,工程师可以从 proFPGA Uno 系统开始进行 IP 或子片上系统 (SoC) 的开发,然后将其重复用于完整的 SoC 和专用集成电路 (ASIC)原型设计。这只需要将 Uno
    的头像 发表于 06-30 13:53 2057次阅读

    车载网络测试技术的进化之路#CAN #车载以太 #TSN #时间敏感网络

    车载以太
    北汇信息POLELINK
    发布于 :2025年06月26日 18:12:48

    TSN(时间敏感网络)是什么

    TSN(Time-Sensitive Networking)即时间敏感网络,是IEEE 802.1 TSN工作组开发的一系列数据链路层协议规范的统称,用于指导和开发低延迟、低抖动,并具有传输时间确定性的以太
    的头像 发表于 06-14 15:51 6975次阅读