0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电5nm工艺性能提升了15%,升级版N5P工艺性能提升7%

牵手一起梦 来源:快科技 作者:宪瑞 2020-03-25 15:16 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

台积电今年上半年就要量产5nm工艺了,今年内的产能几乎会被苹果A14及华为的麒麟1020处理器包场,其他厂商要排队到明年,AMD的Zen4反正是奔着2022年的。

根据WikiChips的分析,台积电5nm的栅极间距为48nm,金属间距则是30nm,鳍片间距25-26nm,单元高度约为180nm,照此计算,台积电5nm的晶体管密度将是每平方毫米1.713亿个。

相比于初代7nm的每平方毫米9120万个,这一数字增加了足足88%,而台积电官方宣传的数字是84%。

除了晶体管密度大涨,台积电5nm工艺的性能也会提升,这是下一个重要节点。

台积电表示,与7nm工艺相比,同样的性能下5nm工艺功耗降低30%,同样的功耗下性能提升了15%。

此外,台积电还有升级版的N5P工艺,较N5 工艺性能提升7%、功耗降低15%。

台积电的5nm工艺性能大提升,对AMD来说也是好事,因为本月初AMD宣布的Zen4架构也会使用5nm,有可能跟现在一样是Zen4上5nm,再下一代的Zen5用上5nm+工艺。

不出意外的话,5nm Zen4架构的桌面版处理器是锐龙5000系列,虽然还不知道Zen4的IPC性能提升多少,但是AMD从Zen架构之后升级换代是保持10-15%的IPC提升,那就意味着5nm Zen4的IPC相比目前的7nm Zen2提升在20-32%之间。

总之,如果进展顺利的话,2022年的锐龙5000系列处理器性能会再上一个台阶,再加上频率的稳步提升,下下代CPU性能真的要起飞了。

责任编辑:gt

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    20149

    浏览量

    247232
  • 台积电
    +关注

    关注

    44

    文章

    5787

    浏览量

    174787
  • 苹果
    +关注

    关注

    61

    文章

    24586

    浏览量

    207455
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    中科微ZK4030DG:N+P MOS管领域的Trench工艺性能典范

    在MOS管技术持续演进的当下,高效、稳定、小型化成为行业核心追求。中科微凭借对功率半导体技术的深耕,推出了一款性能卓越的N+P型MOS管——ZK4030DG。该产品搭载先进的Trench(沟槽
    的头像 发表于 10-30 10:49 208次阅读
    中科微<b class='flag-5'>电</b>ZK4030DG:<b class='flag-5'>N+P</b> MOS管领域的Trench<b class='flag-5'>工艺性能</b>典范

    2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?

    与现行的3nm工艺相比,在2nm制程上首次采用了GAA(Gate-All-Around,环
    的头像 发表于 10-29 16:19 460次阅读

    苹果A20芯片的深度解读

    以下是基于最新行业爆料对苹果A20芯片的深度解读,综合技术革新、性能提升及行业影响三大维度分析: 一、核心技术创新 ​ ​ 制程工艺突破 ​ ​ 全球首款2nm芯片 ​:采用
    的头像 发表于 06-06 09:32 2634次阅读

    2nm良率超 90%!苹果等巨头抢单

    当行业还在热议3nm工艺量产进展时,已经悄悄把2nm技术推到了关键门槛!据《经济日报》报道
    的头像 发表于 06-04 15:20 903次阅读

    西门子与合作推动半导体设计与集成创新 包括N3P N3C A14技术

    西门子和在现有 N3P 设计解决方案的基础上,进一步推进针对台
    发表于 05-07 11:37 1268次阅读

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新一代汽
    的头像 发表于 04-16 10:17 756次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车<b class='flag-5'>工艺</b>上实现流片成功

    英特尔18A与N2工艺各有千秋

    TechInsights与SemiWiki近日联合发布了对英特尔Intel 18A(1.8nm级别)和N2(2
    的头像 发表于 02-17 13:52 994次阅读

    苹果M5芯片量产,采用N3P制程工艺

    工艺——N3P。与前代工艺相比,N3P性能上实现了约5%的
    的头像 发表于 02-06 14:17 1251次阅读

    联发科调整天玑9500芯片制造工艺

    性能和能效上取得显著提升。然而,面对台2nm工艺高昂的制造成本,以及苹果即将在M
    的头像 发表于 01-06 13:48 1052次阅读

    消息称3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm
    的头像 发表于 01-03 10:35 1023次阅读

    2025年起调整工艺定价策略

    近日,据台湾媒体报道,随着AI领域对先进制程与封装产能的需求日益旺盛,计划从2025年1月起,针对其3nm5nm以及先进的CoWoS
    的头像 发表于 12-31 14:40 1308次阅读

    2nm工艺将量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了一个不同的方向。据悉,A19系列芯片将采用的第三代3nm工艺(N3
    的头像 发表于 12-26 11:22 1022次阅读

    2纳米制程技术细节公布:性能功耗双提升

    在近日于旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据
    的头像 发表于 12-19 10:28 1185次阅读

    2nm制成细节公布:性能提升15%,功耗降低35%

    的显著进步。 在会上重点介绍了其2纳米“纳米片(nanosheets)”技术。据介绍,相较于前代制程,N2制程在性能
    的头像 发表于 12-18 16:15 1205次阅读

    分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    来源:IEEE 在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N2(2nm级)制程的更多细节。该新一代
    的头像 发表于 12-16 09:57 1858次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>分享 2<b class='flag-5'>nm</b> <b class='flag-5'>工艺</b>深入细节:功耗降低 35% 或<b class='flag-5'>性能</b><b class='flag-5'>提升</b><b class='flag-5'>15</b>%!