锐龙3000小芯片设计,成本可降低一半

AMD的锐龙3000系列处理器使用了7nm Zen2架构，与以往的CPU相比，这一代首次使用“小芯片”（chiplets）设计，锐龙3000实际上是7nm CPU+14nm IO核心组成的异构集成芯片。

小芯片设计不是AMD发明的，但AMD是最早将其大规模量产的，在X86处理器上还是独一份。根据他们的信息，这种设计使得64核、48核处理器制造成本降低了一半。

AMD之外还有其他公司也会推进这种小芯片设计，而且要比AMD的水平更高，会用上3D堆栈。

在ISSCC 2020会议上，法国公司Leti就发表了一篇论文，介绍了他们使用3D堆栈、有源中介层等技术制造的96核芯片。

根据他们的论文，这个96核芯片有6组CPU单元组成，每组有16个核心，不过Leti没提到CPU内核使用的是ARM还是RISC-V，亦或者是其他，但肯定会是低功耗小核心，使用的也是28nm FD-SOI工艺。

这6组CPU核心使用了3D堆栈技术面对面配置，通过20um微凸点连接到有源中介层上，后者又是通过65nm工艺制造的TSV（硅通孔）技术连接。

在这个96核芯片上，除了CPU及TSV、中介层之外，还集成了调压模块、弹性拓扑总线、3D插件、内存-IO主控及物理层等。

总之，这款96核芯片集成了大量不同工艺、不同用途的核心，电压管理、IO等外围单元也集成进来了，是异构芯片的一次重要突破。

通过灵活高效、可扩展的缓存一致性架构，这个芯片最终可能扩展到512核，在高性能计算及其他领域有望得到推广应用。