克服ESD导致的故障需要各方面的共同努力

ESD（静电放电）是电子设备故障的主要原因c影响电子设备在任何阶段的功能 - 从制造，测试，装配，生产，现场操作和现场pc组件的处理。专家估计，1994年的国际可持续发展教育导致电子工业损失超过900亿美元（参考文献1）。由于任何原因（例如摩擦带电），由于表面上的电荷累积而发生ESD。然而，电子设备的快速小型化导致器件几何尺寸减小，包括层厚度，并且这些更高密度的器件更容易受到甚至低ESD的损害。

ESD的人为原因包括合成地毯和地板，羊毛和尼龙服装，塑料家具，带塑料刀片的风扇，普通塑料容器，带塑料吸头的拆焊工具，非导电鞋，合成地垫，玻璃纤维容器，普通塑料袋和类似材料。使用塑料部件的机器如果与另一塑料部件摩擦，则由于塑料材料中的电荷累积而成为静电电荷源。来自设备的高强度电场和磁场也会在附近的组件中产生静电荷。

静电是一种影响电子元件的无形破坏力。 ESD不一定总能导致组件完全失效;它可能导致常规测试无法检测到的组件中的潜在缺陷。在恶劣的环境条件下，这种“弱化”部件在系统运行期间更可能在现场发生故障。在制造，存储，处理，包装，组装和测试阶段采取一些简单的预防措施并适当地设计电路可以最小化ESD造成的损坏的影响。对于半导体器件，如果在膜上施加强电场，则器件结构中的氧化物薄膜将由于介电击穿而破裂。薄的金属化迹线将由于大电流流动而受到损坏，并且由于电流的浪涌引起的过度加热而导致开路。 p-n结的失效可能是由于“电流拥挤”效应，当大电流流过结时会发生，导致高电流密度。 ESD引起的潜在缺陷会使器件更容易发生故障，并可能导致器件出现故障或间歇性工作。

ESD和闩锁

ESD和相关的电压瞬变引起闩锁，这是半导体器件的主要故障类型之一。在闩锁条件下，器件会在电源和地之间形成短路，导致高电流，EOS（电气过应力）和器件损坏。 CMOS器件特别容易因闩锁而损坏，因为器件中寄生电容中的电荷累积。此外，原子级氧化物材料的任何缺陷都会降低该层的介电强度，并使器件容易因静电电压而发生故障（参见侧边栏本文网页版www.edn.com上的“ESD闩锁建模”。

电子系统中常见的ESD问题是通信接口设备的故障，例如RS-232驱动器和接收器。当ESD脉冲通过人工操作员经常处理的电缆互连传播时，以及当电缆通过未端接的连接器与带电表面接触时，这些设备会发生损坏。当这些ESD脉冲的频率超过1 GHz时，印制电路板走线和小电缆就像接收这些干扰信号的天线一样。

图1显示了最近对经历频繁故障的CMOS数据收发器IC进行ESD闩锁调查的结果：IC封装在某些情况下被烧焦并烧毁底层印刷电路板。为了确定故障原因，记录仪器监控RS-232收发器的电源和输入端子。记录的波形显示收发器设备和电源引脚输入端的短电压转换。当这些电压瞬变迫使寄生pnpn结构导通时发生闩锁。一旦用户接通寄生SCR，它就会通过器件在电源和地之间提供低阻抗路径。在这些条件下电流很大，这导致由于热过应力导致的器件中的异常散热。过度的热过应力导致塑料封装加热和破裂。

ESD控制从设计开始

防止ESD引起的故障的第一步是电路设计。在ESD方面使用适合应用要求的设备。使用不易受ESD损坏的元件的电路的适当设计可以减少现场卡和系统的故障发生率。例如，永远不要选择设备，因为它更快;根据所需的操作速度选择合适的设备。高速逻辑转换会导致高频场，这会干扰电路板上的其他器件。不必要地使用高速设备会增加因切换产生的不必要辐射而产生的问题。

在实验室测试和规范验证过程中工作的设备可能会在实际现场条件下出现问题。通过预测现场可能出现的问题，您可以定制电路设计，以便在所有操作环境中运行。这种情况在ESD问题的情况下尤其如此，因为在现场处理pc组件而不遵守必要的预防措施也可能出现这样的问题。为了克服这些问题，有必要在产品设计期间加入防止ESD损坏的保护。即使设备具有内置保护网络以防止ESD损坏，您也应该使用外部组件进行更高级别的保护，以应对敏感应用。

一种众所周知的包含ESD能量的技术是在电路的关键点使用瞬态抑制二极管。这种装置本质上是具有快速响应的电压钳制装置。当出现由ESD或任何其他因素引起的过压瞬变时，瞬态抑制器会根据其额定值将电压钳位到安全值，以保护瞬态抑制器所连接的器件。根据您期望器件处理的预期瞬时功耗，仔细选择瞬态抑制器的功率处理能力。

一种抑制可在输入端使用的ESD瞬变的简单技术电路的阶段是将铁氧体磁珠滑到输入引线上，并将一个低值电容从输入引线接地。图2显示了铁氧体磁珠的等效电路。输入端的LC部分充当滤波器，并将ESD瞬态中的能量转移到地。使用瞬态抑制二极管保护任何输入或输出时，请将瞬态抑制器靠近这些端子。如果ESD瞬态进入电路，长引线和印刷电路板走线会产生寄生电感，导致电压过冲和振铃问题。

通过采用CMOS布局技术可以防止闩锁ESD瞬变可以进入器件的点：器件的电源，输入和输出引脚。你应该减少晶体管的增益（pnp和npn）并增加闩锁的阈值＆＃128;＆＃128;＆＃148;通过增加器件结构中p沟道槽之间的间隔可以实现的目标和p沟道漏极。使用连接到电源和p-tub附近的p +和n +保护环也可以最大限度地降低晶体管增益并提高闩锁阈值（图3）。防止闩锁的其他器件工艺技术包括增加阱的深度以减小寄生晶体管的增益;使用绝缘衬底，例如蓝宝石上的硅，以减少桶和衬底中的电流;并在每个井下采用埋层和外延层（图4）。

您还可以使用良好的电路设计技术来最大限度地减少ESD损坏并减少电子设备的ESD相关故障。正确选择元件和使用电路级技术（例如电路关键点的保护网络）都可以降低ESD的影响。良好的接地和电路板布局技术;在组装，生产和测试过程中小心处理ESD敏感元件;适当的抗静电包装材料，用于包装和运输部件和组装板，减少故障。正确屏蔽电路也可以最大限度地减少ESD影响。

电路板布局影响ESD

通过精心策划和 - 可以显着降低ESD问题的发生率布线印刷电路板（参见附文“电路设计指南，以尽量减少ESD故障”）。由于存在不同类型的元件和流过电路的电流，每个电路中都存在静电和磁通线。如果您的电路板布线包围大的环路区域，则导电路径会包含更多的磁通量，这又会因环路充当天线而在环路中感应出电流。该环路电流引起影响电路中元件的干扰场。减小环路面积的方法是将电源线和地线尽可能靠近地布线。图5显示了电源和地线的典型布线形成的环路区域。

在电路板设计中使用低阻抗接地，这样任何ESD电流都可以轻松地流到地，而不会发现其他低电平 - 通过电子设备的阻抗路径。接地区域和优选地平面减少了ESD效应;因此，您应该将印刷电路板中未使用的区域转换为地平面。靠近地线的运行信号线有助于减少环路面积，并最大限度地减少大环路引起的ESD问题。具有单独接地层的多层板是优选的。

放置电路板时，请将敏感电子元件放置在远离潜在ESD源的位置，例如变压器，线圈和连接器。这些源可能会累积电荷或导致杂散场，从而损坏组件。建议使用屏蔽线圈，变压器和类似元件来容纳这些元件辐射的场。在长段信号线之间运行地线以减少环路面积。您可以通过将敏感电子元件远离印刷电路板边缘来避免对敏感电子元件造成意外ESD损坏;通过这种方式，您可以避免人体接触和可能的ESD损坏。

由于ESD造成的许多现场故障是在现场不小心处理印刷电路板的错误。这种粗心大意抵消了通过在设备处理，装配，测试和装运过程中遵守ESD预防措施而获得的优势（参见附文“ESD敏感环境中的材料特性”）因为您在运输产品时几乎无法控制，所以设计是谨慎的印刷电路板以最小化组件和人类之间的无意接触的方式。在连接到地面的印刷电路板边缘周围提供保护走线可以释放由于人体接触而产生的任何静电荷。 PC板布线应确保电路板上相邻走线之间的间距最大，符合良好的CAD规范，因此ESD脉冲不会在相邻走线之间产生电弧并传播。

ESD对电子设备构成威胁是失败的主要因素。克服ESD导致的故障需要各级的全面承诺以及ESD控制技术在设计，处理，装配，测试，系统集成，装运和运行阶段的应用（见附文“预防装配和生产中的ESD效应”） ）。对ESD控制的承诺应该是一个持续的过程。缩小器件几何尺寸和增加器件复杂性需要应用更新的ESD控制和故障预防技术，并将继续挑战电子设计人员。