0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Altera在外面寻找的HDL工具

PCB线路板打样 来源:zpwsmile 作者:zpwsmile 2020-02-12 12:15 次阅读

Altera寻找HDL工具

SANTA CRUZ,加利福尼亚州Altera公司已宣布OEM交易,以转售合成和模拟产品,这是对第三方EDA工具的最强支持Synopsys和Mentor Graphics的工具。这些交易强调了基于HDL的合成和仿真在高密度FPGA设计中日益增长的重要性。

作为Quartus和Max + Plus II开发环境的一部分,Altera将提供Synopsys的FPGA Express或Mentor的Exemplar LeonardoSpectrum选择。综合工具。 Altera还将提供Mentor的Model Technology ModelSim VHDL和Verilog仿真器

Altera工具定价将保持相同,基于PC的许可证每年订购2,000美元,Synopsys和Mentor工具将在3月份作为升级发送给大约20,000名当前用户,这是最大的注入之一迄今为止基于HDL的设计工具。 OEM工具仅适用于Altera器件。

Altera历来选择进行自己的工具开发,目前提供自己的VHDL和Verilog综合作为Quartus和Max + Plus II封装的一部分。 Altera市场营销高级副总裁Erik Cleage表示,该公司已经意识到第三方综合工具在高密度逻辑方面做得更好。

“我们认为这对我们有利为客户带来最好的性能,以及这些第三方工具的形式,“Cleage说。 “它还允许我们对我们的综合开发进行优先排序,以支持改进布局和布线工具,我们认为我们可以最好地利用性能。”

Altera不提供HDL仿真器,到目前为止在其客户群中看到非常有限的HDL仿真使用。但该公司认为模拟将随着密度的增长而变得越来越重要,这就是为什么Altera选择引入ModelSim工具,Cleage说。

播种基地
Altera以来定价远低于Synopsys或Mentor对独立产品的收费,这些公司不能指望从OEM交易中赚到很多钱。但Mentor HDL部门总经理兼副总裁Anne Wagner表示,获得Altera巨大客户群的工具是一个很好的策略。

“现在我们与所有主要的FPGA公司签订了OEM协议,”她说过。 “这使我的FPGA设计工具掌握在超过85%的设计师手中。对于我们来说,这对我们来说是一个很好的交易,对我们来说是一个很大的商机。”

作为OEM交易一部分的Synopsys和Mentor工具仅提供Altera器件的库。因此,两家公司都认为有些用户需要付费才能升级到成熟的独立工具以获得通用设备支持。

Cleage注意到Altera在几年前仅在Verilog中转售了Exemplar合成,之后该公司开发了自己的Verilog合成。 Altera去年还与Synopsys合作创建了Altera特定版本的FPGA编译器,该版本可供Synopsys Design Compiler用户免费使用。

然而,最新的OEM协议是Altera最广泛的术语第三方EDA工具。 “这是我们部署第三方功能的理念上的改变,”Cleage表示。

截至今天,Cleage说,大多数使用Altera Flex和Apex设备的设计人员使用HDL综合。大多数使用较不复杂的Max器件的大多数都使用Altera的AHDL语言或原理图输入。但是使用HDL模拟的情况要少得多,因为用户可以简单地对设备进行编程,插入设备,看看是否有效。

“有些人认为更少模拟并充分利用可编程性,“克利奇说。 “坦率地说,我们推动了这一观点。但很明显,人们越来越倾向于模拟。”

Altera承诺Synopsys和Mentor工具将与Quartus和Max + Plus II紧密集成。 Altera工具营销总监Dave Greenfield说:“从一个工具到另一个工具,它将更加流畅,并且可以更有效地传递参数。”

但是, Greenfield表示,Altera设计人员仍然可以“非常有效地”使用其他第三方综合和仿真工具。

Synopsys和Mentor工具将于2000年3月推出所有新订阅,并将作为升级发送当时发货给订户。 Altera每年为基于PC的许可证收费2,000美元,基于Unix的许可证收费2,995美元。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • Altera
    +关注

    关注

    37

    文章

    771

    浏览量

    153320
  • VHDL代码
    +关注

    关注

    2

    文章

    13

    浏览量

    20814
  • 华强pcb线路板打样

    关注

    5

    文章

    14629

    浏览量

    42585
收藏 人收藏

    评论

    相关推荐

    有什么好用的verilog HDL编辑工具可用?

    有什么好用的verilog HDL编辑工具可用?最好能集成实时的verilog HDL语法检测、自定义模块识别触发等功能,最好能够免费;
    发表于 04-28 11:00

    #2024,立Flag了嘛? #spinal HDL的基本模块结构

    对应的spinal HDL的代码块: import spinal.core._//导入spinal HDL的包文件 class Demo01 extends Component
    发表于 01-21 11:15

    针对Altera的电源管理快速参考指南

    电子发烧友网站提供《针对Altera的电源管理快速参考指南.pdf》资料免费下载
    发表于 11-16 11:26 0次下载
    针对<b class='flag-5'>Altera</b>的电源管理快速参考指南

    使用MATLAB Simulink和HDL编码器创建自定义IP--AWB

    自动白平衡模块的设计是使用 HDL Coder 在 MATLAB 和 Simulink 中创建的。HDL Coder能够生成 HDL 文件,这些文件可以作为 IP 在我们的目标 FPGA 中运行。
    的头像 发表于 11-13 09:27 536次阅读
    使用MATLAB Simulink和<b class='flag-5'>HDL</b>编码器创建自定义IP--AWB

    讲解MATLAB/Simulink HDL使用入门

    我们将使用实例讲解MATLAB / Simulink HDL 使用入门。
    的头像 发表于 11-06 09:12 641次阅读
    讲解MATLAB/Simulink <b class='flag-5'>HDL</b>使用入门

    为什么有的buck芯片外面没有自举电容?

    为什么有的buck芯片外面没有自举电容? Buck芯片是一种直流电-直流电转换器,它可以将输入电压调节为所需的输出电压。在buck芯片的输出电压被调节时,其输入电流也相应地被调节。因为buck芯片
    的头像 发表于 10-25 11:45 489次阅读

    Verilog HDL实用精解配套源代码

    轻松成为设计高手Verilog HDL 实用精解 配套源代码。
    发表于 10-09 06:28

    Altera内存解决方案

    存储器工具包,可帮助您测试FPGA设备中IP的实现。 有关Altera支持的最大速度,请参阅外部存储器接口规格估计器页面FPGA。
    发表于 09-26 07:38

    二十进制编码器及Verilog HDL描述 Verilog HDL程序的基本结构及特点

    节通过硬件描述语言Verilog HDL对二十进制编码器的描述,介绍Verilog HDL程序的基本结构及特点。
    的头像 发表于 08-28 09:54 1414次阅读
    二十进制编码器及Verilog <b class='flag-5'>HDL</b>描述 Verilog <b class='flag-5'>HDL</b>程序的基本结构及特点

    try catch应该在for循环里面还是外面

    因为本身try catch 放在 for循环 外面 和里面 ,如果出现异常,产生的效果是不一样的。
    的头像 发表于 07-31 10:16 747次阅读
    try catch应该在for循环里面还是<b class='flag-5'>外面</b>?

    按钮寻找开源项目

    电子发烧友网站提供《按钮寻找开源项目.zip》资料免费下载
    发表于 07-12 11:49 0次下载
    按钮<b class='flag-5'>寻找</b>开源项目

    在Verilog HDL中使用分频器的8位计数器的设计

    电子发烧友网站提供《在Verilog HDL中使用分频器的8位计数器的设计.zip》资料免费下载
    发表于 06-15 10:14 0次下载
    在Verilog <b class='flag-5'>HDL</b>中使用分频器的8位计数器的设计

    从Peripheral Option配置任何外围设备时 ,它显示工具链项目中不存在外围设备怎么解决?

    我从几天开始使用 S32 Design studio。 目前我正在研究用于声音应用的 S32K142 微控制器。 当我尝试从Peripheral Option 配置任何外围设备时 ,它显示工具链项目
    发表于 05-31 07:45

    Vivado HDL编写示例

    Vivado 软件提供了HDL编写中常用的示例,旨在帮助初学者更好地理解和掌握HDL编程,这里分享一下verilog代码示例。
    的头像 发表于 05-16 16:58 687次阅读