西门子布宣布与台积电携手优化芯片设计过程

西门子数字化工业软件日前宣布与台积电深化合作，开展一系列新的认证与协作，多款西门子EDA工具与解决方案通过台积电新工艺技术认证。

台积电设计基础架构管理事业部主管Dan Kochpatcharin表示：“台积电与包括西门子在内的设计生态系统合作伙伴携手合作，为客户提供经过验证的设计解决方案，充分发挥台积电先进工艺的强大性能和能效优势，帮助客户持续实现技术创新。”

西门子Calibre通过台积电N2工艺认证

用于集成电路（IC）验证sign-off的Calibre nmPlatform工具现已获得台积电的N2工艺认证，可为早期采用台积电N2工艺技术的厂商提供全面支持。

获得认证的Calibre工具包括Calibre nmDRC软件、Calibre YieldEnhancer软件、Calibre PERC软件和Calibre nmLVS软件。

台积电还对用于晶体管级电迁移 (EM) 和压降 (IR) sign-off的西门子mPower模拟软件进行N4P工艺认证，双方共同客户现在能够使用mPower独特的EM/IR sign-off解决方案进行下一代的模拟或射频 (RF) 设计。

此外，台积电的N4P、N3E和N2定制设计参考流程 (CDRF) 目前可与西门子的Solido Design Environment软件配合使用，用于高sigma下的先进偏差感知验证。用于纳米级模拟、RF、混合信号、存储器和定制化数字电路的电路验证的西门子Analog FastSPICE平台，也已成功获得台积电N5A、N3E、N3P和N2工艺认证。作为台积电N4P、N3E和N2工艺CDRF的一部分，Analog FastSPICE能够支持台积电的可靠性感知仿真技术，解决IC老化和实时自热效应问题，并提供其他可靠功能。

Aprisa布局布线解决方案获N3技术认证

西门子的Aprisa布局布线解决方案通过台积电的N3E工艺认证，进一步加强西门子在数字实施领域的投资承诺，Aprisa易于使用，能够帮助客户快速向N3E节点迁移。

西门子数字化工业软件IC-EDA执行副总裁Joe Sawicki表示：“台积电的创新速度令人惊叹，我们很高兴能够与台积电建立长期合作伙伴关系，持续优化适用于台积电新工艺的EDA解决方案，让双方共同客户从中受益，满足客户快速变化的市场和业务需求。”

台积电认证西门子3D IC解决方案

多个西门子的3D IC解决方案也在台积电3DFabric技术认证方面取得了实质性进展。台积电已对西门子的Calibre 3DSTACK软件进行了3Dblox 2.0标准认证，包括物理分析和电路验证。此项认证包括对小芯片间DRC和LVS检查的支持，满足台积电3DFabric技术要求。

此外，台积电还认证了一系列Tessent 3D IC解决方案，包括Tessent阶层架构式DFT、带有增强型TAP的Tessent Multi-die（测试访问端口 - 符合IEEE 1838标准）、使用流扫描网络 (SSN) 和IEEE 1687 IJTAG网络技术的原生FPP (Flexible parallel port) 支持。双方还按照台积电 3Dblox 标准投资构建3D IC测试生态系统，包括已知良好裸片 (KGD) 环回测试和利用BMAP和PMAP标准进行物理感知的芯片间故障检测及诊断。

面对时下半导体与 IC 产业的重重挑战与机遇，西门子 EDA 紧跟时代步伐，不断创新，为芯片设计、验证、制造和测试提供更加完整的解决方案，从工艺演进、设计规模、系统协同三大方面为行业发展提供支持。同时，在数字孪生和数据管理方面的创新也为优化产品设计和制造流程，提升整体竞争力，共同赋能产业变革和升级提供了源源动力。

编辑：黄飞