EDA为加快计算速度，大力使用人工智能技术

EDA的CAEML增长幅度更为明显。

根据DesignCon大会上的一项小组讨论，各供应商与研究人员正在将机器学习应用于棘手的芯片设计难题，并已经取得重大进展。在EDA当中使用人工智能已经成为一项热门议题，并有多篇论文以此为核心展开探讨。

过去一年以来，机器学习先进电子中心（简称CAEML）已经迎来四位新的合作伙伴。这支拥有13位行业成员以及3所大学的团队正快速扩大其研究工作的深度与广度。

CAEML成员蒹 HPE公司杰出技术人员Christopher Cheng表示，“去年，我们主要关注信号完整性与功率完整性。但在今年，我们将自身产品以多样化方式组合为系统分析、芯片布局与值得依赖的平台设计方案，并借此在多样性研究方面取得了重大进展。”

北卡罗莱纳州大学（三所合作高校之一）杰出教授Paul Franzon亦指出，“立足设计与制造诉求进行的贝叶斯优化与卷积神经网络构建，已经显著提升了我们所需要的能力，而我们也开始考虑在设计流程当中使用内联学习机制。”

乔治亚理工学院（另一所合作高校）教授Madhavan Swaminathan指出，“我们所面临的核心挑战之一，在于获取企业数据。他们的大部分数据为专有属性，因此我们已经提出了多种加以处理的机制。这些流程运作状态良好，但长度超出了我们的预期。”

在去年的会议上，该小组也同样出席现场。最初其拥有Analog Devices、Cadence、思科、IBM、英伟达、高通、三星以及Xilinx等九家企业的支持，且初步发展目标主要包括调整互连、电力传输、系统级静电放电、IP内核复用以及设计规则检查等。

Cadence勾勒出的发展路线图，表明EDA行业正在AI技术使用的第二阶段。

Cadence Design Systems等EDA供应商早在上世纪九十年代就开始研究机器学习技术。Cadence公司研发部高级总监David White表示，这项技术于2013年被首次配合Virtuoso版本引入实际产品，其利用分析与数据挖掘为寄生参数提取创建机器学习模型。

到目前为止，Cadence公司为其工具提供了110多万套机器学习模型，旨在加快计算速度。产品开发的下一阶段是帮助布置与路由工具从人类设计师身上学习经验，从而推荐优化思路以加快开发周期。White解释称，这类解决方案可能将同时结合内部与云端处理资源，从而充分发挥并行系统与大规模数据集的全部优势。

Synopsys公司研发总监Sashi Obilisetty则指出，在先进制程节点方面，全局路由工具即将触及现有算法的上限——这意味为了缩短时序收敛时间，芯片数据速率将有所下降。

以台积电为例，去年该公司所使用的机器学习预测技术将全局布线速度提高了40 MHz。她同时指出，英伟达方面也已经利用机器学习技术实现芯片设计的全面覆盖，同时降低模拟任务量。

小组成员们表示，他们发现机器学习技术在以自动化方式作出特定决策以及优化总体设计流程方面，确实拥有相当可观的潜力。

具体而言，研究人员们正在探索如何以更快速度运行更高数量级的AI模型，从而取代现有模拟设计方案。乔治亚理工学院的Swaminathan表示，相对较慢的模拟设计工具会导致计时错误、模拟电路失调，并可能在芯片重新运转时引发建模失效。除此之外，机器学习技术还能够取代IBIS在调整互连体系下实现行为建模。

除了Amazon、谷歌以及Facebook提供的图片搜索与语音识别服务用神经网络模型之外，芯片研究人员们还在尝试使用数据挖掘、统计学习以及其它工具。

北卡罗莱纳州大学的Franzon报告称，其使用的代理模型能够在四次迭代后完成最终物理设计优化，而人类工程师则需要20次才能完成同样的任务。类似的技术还被用于校准模拟电路并为多通道互连设置收发器。

研究人员们展示了其代理模型如何以4次迭代达成人类设计师20次迭代才能完成的效果。 

AI技术能够在EDA工具当中设置数十种选项——亦被称为“旋钮”，从而实现流程自动化。Franzon解释称，“这些工具有时候会设置一些模糊不清的含义，其与预期结果之间存在着难以直观理解的关系。”

HPE公司目前也在利用神经网络与超平面分类器根据电压、温度以及电流数据预测现场固态驱动器的故障状况。

Cheng指出，“相关工作所需的训练数据量极大。到目前为止，各分类器皆为静态类别，但我们希望能够利用递归神经网络向其中添加时间维度。如此一来，除了单纯的好／坏标签之外，我们还能够实现故障时间标签。展望未来，我们希望将这项工作的研究成果扩展到更多参数以及更为通行的一般性系统故障当中。”