基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可编程嵌入式信号处理背板的开发

 摘要：介绍了基于Ｖｉｒｔｅｘ系列ＦＰＧＡ和ＴＭＳ３２０Ｃ４０ＤＳＰ的可编程通用信号处理背板的设计和制作；并对Ｖｉｒｔｅｘ系列ＦＰＧＡ的性能和特点进行了分析；同时还叙述了可编程通用信号处理背板的调试；最后给出了背板应用开发实例。

       现场可编程逻辑门阵列（ＦＰＧＡ）和高性能数字信号处理器（ＤＳＰ）是高速信号处理领域两大关键器件，ＦＰＧＡ和ＤＳＰ的运算速度及并行处理效能成为制约高速信号处理应用的主要因素。ＦＰＧＡ以其设计灵活性及硬件高密度性在高速信号处理领域显示出愈来愈重要的作用。Ｘｉｌｉｎｘ公司最新推出的Ｖｉｒｔｅｘ系列ＦＰＧＡ。是一种采用５层０．２２μｍ ＣＭＯＳ工艺的高性能、大容量现场可编程逻辑门阵列，其系统门密度高达１００万门，系统性能可达２００ＭＨｚ，可选择配置为多种接口标准，内部含有丰富的布线资源，其ＳｅｌｅｃｔＲＡＭ和ＢｌｏｃｋＲＡＭ可灵活地配置为ＳＲＡＭ、ＦＩＦＯ、ＤＰＲＡＭ、ＣＡＭ等多种形式的存储单元。Ｖｉｒｔｅｘ系列ＦＰＧＡ含有极其丰富的Ｉ／Ｏ资源，可灵活地与ＴＭＳ３２０Ｃ４０ＤＳＰ接口，与ＤＳＰ配合可完成复杂的信号处理功能。Ｃ４０ＤＳＰ含有两组外部总线资源和６个高速通信口，可方便地进行多ＤＳＰ扩展，以提高系统信号处理的性能。

    在对Ｖｉｒｔｅｘ系列ＦＰＧＡ进行充分理解和研究的基础上，结合对ＸＣ４０００系列ＦＰＧＡ和ＤＳＰ背板开发设计经验，研制出了基于ＸＣＶ２００／３００ＰＱＦＰ２４０和ＴＭＳ３２０Ｃ４０的可编程嵌入式高速信号处理背板。背板采用了针对系统需求自行开发的ＸＰＣＩ总线，背板可脱离实际应用系统进行独立的面向应用的设计和调试，也可按照ＸＰＣＩ总线标准方便地嵌入到实际应用系统中，成为系统的一部分进行联合调试。

    对可编程嵌入式信号处理背板进行全面综合测试的结果表明，背板性能达到了预期设计要求，工作状态稳定。我们还针对实际应用开发了一些ＦＰＧＡ模块和ＤＳＰ程序。

１ Ｖｉｒｔｅｘ系列ＦＰＧＡ性能简介

    在前几代ＦＰＧＡ开发的基础上，Ｖｉｒｔｅｘ系列ＦＰＧＡ结合了多种可编程系统的特征，采用了快速灵活的层次性互连布线资源和先进的处理技术，提供了高速度、大容量的逻辑解决方案，进一步缩短了数字信号处理系统的开发周期。与前几代ＦＰＧＡ相比，Ｖｉｒｔｅｘ系列ＦＰＧＡ的特性主要体现在以下几个方面：

    （１）更高的处理速度和更高的逻辑门密度。Ｖｉｒｔｅｘ系列最大系统门数高达１００万门，系统性能可达２００ＭＨｚ，其中比较常用的几个功能模块性能如表１所示。

表1 Virtex 系列FPGA几个常用功能模块的性能

功能模块	性能（VIRTEX-6）
加法（16位）	5.0ns
加法（64位）	7.2ns
乘法（8位×8位）	5.1ns
乘法（16位×16位）	6.0ns
地址译码（16位）	4.4ns
地址译码（64位）	6.4ns
16选1	5.4ns
奇偶校验（18位）	5.0ns
LVTTL接口	200MHz
HSTL接口	180MHz

    （２）更多可兼容的Ｉ／Ｏ接口标准。Ｖｉｒｔｅｘ系列可兼容１６种高性能接口标准，可直接与ＺＢＴＲＡＭ器件接口，且其独特的Ｉ／Ｏ分组方式可使多种不同电压标准接口在同一片ＦＰＧＡ上实现。

    （３）片内时钟管理电路。Ｖｉｒｔｅｘ系列内部包含４个灵活的延时锁相环用于高级时钟管理，可实现倍频、分频、锁相等功能，此外还有４个主全局时钟网络和２４个从本地时钟网络，以实现高速时钟的传输。

    （４）层次性存储管理系统。Ｖｉｒｔｅｘ系列内部查找单元可配置为１６ｂｉｔ和３２ｂｉｔＲＡＭ、１６ｂｉｔＤＰＲＡＭ或１６ｂｉｔ移位寄存器，其ＢｌｏｃｋＲＡＭ资源可配置为４ｋｂｉｔＤＰＲＡＭ或ＦＩＦＯ、ＣＡＭ等存储器件，且提供了高速外部ＲＡＭ接口。

    （５）更加灵活的系统结构。复杂的进位逻辑链提高了算术逻辑性能，复杂的乘法器支持，级联链支持宽位输入模块，丰富的带时钟使能的寄存器和锁存器，支持异步和同步复位及置位，支持ＩＥＥＥ１１４９．１边界扫描逻辑。

    （６）基于ＳＲＡＭ的在系统可重构技术。可无限次重复编程，包含主串、从串、ＳｅｌｅｃｔＲＡＭ和ＪＴＡＧ四种配置模式，支持部分重构。

２ 基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可编程嵌入式信号处理背板的设计

    由于对Ｖｉｒｔｅｘ系列ＦＰＧＡ进行了充分理解和熟悉，我们研制了基于自行开发的ＸＰＣＩ总线的可编程嵌入式信号处理背板。由于Ｖｉｒｔｅｘ系列ＦＰＧＡ内部结构相同，外部引脚兼容，只是在系统门数上有所区别，我们采用了ＸＣＶ２００ＰＱ２４０－４作为可编程嵌入式信号处理背板的主处理芯片，与ＦＰＧＡ接口的ＤＳＰ采用功能强大、接口灵活的ＴＭＳ３２０Ｃ４０ＤＳＰ。背板中ＤＳＰ的应用目的是对ＦＰＧＡ进行管理和控制、对ＦＰＧＡ处理结果进行分析、通过ＤＳＰ软件实现其他相关功能，以提高系统设计的灵活性。Ｃ４０ＤＳＰ具有两组外部总线资源和６个高速通信口，能方便灵活地实现系统扩展。背板中ＦＰＧＡ可根据设计需要选择不同规模的芯片。

    可编程嵌入式信号处理背板结构如图１所示。背板上主要包含１片ＸＣＶ２００ＰＱ２４０ＦＰＧＡ、１片ＴＭＳ３２０Ｃ４０ＤＳＰ、１片ＸＣ９５３６ＣＰＬＤ、１片ＥＤＩ８Ｌ５１２ＳＲＡＭ（５１２Ｋ×３２ｂｉｔ）、１片ＡＴ４９０２０Ｆｌａｓｈ?２Ｍｂｉｔ?、ＤＳＰ调试ＪＴＡＧ接口、ＦＰＧＡ调试Ｘ＿Ｃｈｅｃｋｅｒ接口、ＣＰＬＤ调试ＪＴＡＧ接口、自行开发ＸＰＣＩ接口及５个独立ＤＳＰ通信口。背板所有器件除ＤＳＰ外均采用贴片封装、双面装焊，使得背板的尺寸较小（７６ｍｍ×１２７ｍｍ×１２ｍｍ），ＤＳＰ外围５１２Ｋ×３２ｂｉｔＳＲＡＭ使得背板系统能够满足大部分应用程序的要求。２ＭｂｉｔＦｌａｓｈ用于固化ＦＰＧＡ配置和ＤＳＰ应用程序代码。背板系统既可以独立工作（Ｓｔａｎｄａｌｏｎｅ方式），也可以通过ＸＰＣＩ总线嵌入系统工作（Ｐｌｕｇ＿ｉｎ方式）。

    背板系统以４０ＭＨｚ晶振输出作为时钟，Ｃ４０ＤＳＰ工作在４０ＭＨｚ时钟下，ＸＣＶ２００ＦＰＧＡ以４０ＭＨｚ时钟作为输入，在内部通过ＤＤＬ电路可将内部工作时钟倍频到１８０ＭＨｚ。ＤＳＰ通过本地总线（ＬＡ?０．．３０?、ＬＤ?０．．３１?）以ＴＴＬ兼容方式与ＦＰＧＡ接口，占用ＦＰＧＡ ６５ｂｉｔ Ｉ／Ｏ资源；ＤＳＰ通过本地总线对ＦＰＧＡ进行配置、参数设置及数据交换，实现软硬件之间的协同处理。

    Ｖｉｒｔｅｘ系列ＦＰＧＡ内部供电电压为２．５Ｖ，Ｉ／Ｏ通过ＶＣＣＯ和ＶＲＥＦ控制实现与各种电平接口之间的兼容；与ＴＴＬ兼容的ＶＣＣＯ控制电压为３．３Ｖ，ＶＲＥＦ作为一般Ｉ／Ｏ使用；Ｖｉｒｔｅｘ的Ｉ／Ｏ分组方式实现使得不同电平接口得以在同一芯片设计中共存。

    背板通过１６８线ＸＰＣＩ总线与外部系统接口，ＸＰＣＩ总线主要包含三大部分：电源接口、ＦＰＧＡ的可编程Ｉ／Ｏ口、ＤＳＰ接口。电源接口包括给ＤＳＰ、ＣＬＰＤ、ＳＲＡＭ及其他ＴＴＬ逻辑供电的５Ｖ电源，给ＸＣＶ２００ＰＱ２４０等Ｖｉｒｔｅｘ系列ＦＰＧＡ内部工作逻辑供电的２．５Ｖ电源，Ｉ／Ｏ接口供电电平ＶＣＣＯ和分组参考电平ＶＲＥＦ（Ｂａｎｋ０～Ｂａｎｋ７??ＦＰＧＡ可编程Ｉ／Ｏ接口主要提供了６４个从Ｖｉｒｔｅｘ系列ＦＰＧＡ引出的可编程Ｉ／Ｏ引脚，用于设计特定逻辑；ＤＳＰ接口提供了ＴＭＳ３２０Ｃ４０ＤＳＰ主总线接口、中断口和通信端口０及ＴＣＬＫ０和ＴＣＬＫ１，用于系统扩展及与用户程序之间的数据交换。

    背板有丰富的配置及调试接口。Ｖｉｒｔｅｘ系列ＦＰＧＡ在板上可实现三种配置方式：从串方式（通过Ｘｌｉｎｘ专用Ｘ＿Ｃｈｅｃｋｅｒ接口）、ＪＴＡＧ方式（通过ＸＰＣＩ接口提供给用户）、Ｓｅｌｅｃｔ＿ＲＡＭ方式（通过ＤＳＰ和ＸＣ９５３６ＣＰＬＤ实现）；ＤＳＰ调试通过专用１４芯ＪＴＡＧ接口完成；ＣＰＬＤ逻辑可通过标准ＪＴＡＧ电缆实时修改配置。ＤＳＰ其他５个通信口通过５个ＩＤＣ１４插座输出，可根据系统实际需要选用。

３ 基于Ｖｉｒｔｅｘ系列ＦＰＧＡ的可编程嵌入式信号处理背板的调试

    在信号处理背板制作完成之后，我们对背板进行了调试，并开发了一些背板专用配置程序。

    在调试过程中我们使用了ＷｈｉｔｅＭｏｕｎｔ公司的ＣｏｄｅＣｏｍｐｏｓｅｒＤＳＰ开发调试软件和Ｘｉｌｉｎｘ公司的Ｆｏｕｎｄａｔｉｏｎ２．１ＩＦＰＧＡ＆ＣＰＬＤ开发调试软件。为全面验证我们预期的设计效果，调试按以下过程进行：

    （１）利用Ｆｏｕｎｄａｔｉｏｎ２．１Ｉ通过Ｘ＿Ｃｈｅｃｋｅｒ接口向ＦＰＧＡ下载测试配置，ＦＰＧＡ响应结果正确。

    （２）利用ＣｏｄｅＣｏｍｐｏｓｅｒ通过ＪＴＡＧ电缆对ＤＳＰ内部ＲＡＭ和外部ＳＲＡＭ进行测试，测试表明硬件设计正确。

    （３）利用Ｆｏｕｎｄａｔｉｏｎ２．１Ｉ通过标准ＪＴＡＧ电缆对ＸＣ９５３６下载测试配置，ＣＰＬＤ响应结果正确。

    （４）利用Ｆｏｕｎｄａｔｉｏｎ２．１Ｉ通过标准ＪＴＡＧ电缆对ＸＣ９５３６下载自行设计的ＦＰＧＡ专用配置，利用ＣｏｄｅＣｏｍｐｏｓｅｒ通过ＪＴＡＧ电缆对ＤＳＰ加载专用配置程序，使得ＤＳＰ完成对Ｆｌａｓｈ烧录ＦＰＧＡ配置数据和ＤＳＰ的Ｂｏｏｔｌｏａｄｅｒ数据。

    （５）脱离开发系统，背板上电通过Ｆｌａｓｈ内的配置数据自行ＦＰＧＡ配置和ＤＳＰ的Ｂｏｏｔｌｏａｄｅｒ?运行结果正确。

４ 应用设计实例

    为进一步验证背板的通用性，我们根据实际课题需求，在背板上开发了两个应用设计实例。一个是３２０ＭＨｚ３２ｂｉｔ高速计数器。我们在以前开发的２００ＭＨｚ高速计数器的基础上，基于多路均匀相差时钟信号在ＴＯＡ时刻进行逻辑译码获得高速计数效果的原理，通过外部４０ＭＨｚ输入时钟，利用ＶｉｒｔｅｘＦＰＧＡ内部ＤＤＬ电路产生４路相差９０°的８０ＭＨｚ信号，形成３２０ＭＨｚ３２ｂｉｔ高速计数器，使得时间测量精度达到３ｎｓ左右。该设计可用于高精度ＴＯＡ、ＰＷ、ＲＦ等参数的测量。

    另一个是基于内容可寻址存储器（ＣＡＭ）的关联比较器。我们在充分分析Ｘｌｉｎｘ提供的ＣＡＭ＿Ｃｏｒｅ设计的基础上，自行设计了一种基于ＣＡＭ的可编程关联比较器。该比较器采用中值比较法，可通过控制线控制比较范围，并设计了一种专门对付捷变参数的多值比较逻辑。我们利用ＸＣＶ２００ＰＱ２４０实现了上述设计，通过测试母板上的ＵＡＲＴ从控制台微机上接收模拟辐射源数据。测试结果表明，在辐射源参数空间重叠不太严重的情况下，该设计可同时处理８０个以上的装定辐射源参数（１２８ｂｉｔＰＤＷ可包含捷变参数），且能达到较好的分选效果，可见它在侦察信号处理领域的应用前景是非常广阔的。