差分信号的应用优势

本系列的前一部分是从了解数据表转向实际实施以实现预期性能。这包括对模数转换器 （ADC） 输入信号的电源和信号路由的考虑。这最后一部分将重点介绍差分信号的优势，现在许多微控制器 （MCU） 都提供了这种优势。

差分信号是在模拟测量期间解决噪声的宝贵工具。差分信号的优势在于以共模方式去除噪声的简单性。挑战在于设计一个电路，以使噪声实际上对差分对的两个导体都是共同的。这一挑战延伸到嵌入式硬件工程师和集成电路 （IC） 设计人员。

在 IC 设计中，基板噪声是一个挑战。基板充当产生噪声的组件或外围设备与集成 ADC 之间的桥梁或媒介。同样，在板级，相邻的数字信号可以与模拟迹线耦合。这种耦合的强度通常会因较差的（高阻抗）接地结构而增强，从而迫使返回路径较长，从而增加了电磁场边缘。对于辐射抗扰度，与无线电的距离相比，差分间距应该相对较小。在这三种情况中的每一种情况下，假设噪声均等地耦合到正导体和负导体，并且噪声在两个导体上的传播是相等的。

在探讨差分信号的好处之前，重要的是要提到成本。在 MCU 中，成本是 ADC 输入引脚数量的两倍。在整个信号链中，构成模拟前端 （AFE） 的组件也会加倍或复制。与任何设计一样，您必须权衡这些成本与收益。

以下部分说明了差分信号在 IC 级、板级和应用级的优势，在被测设备 （DUT） 附近放置了低于 1 GHz 的无线电。

在 IC 级别，电源管理架构会给系统带来噪声，在比较一种架构相对于另一种架构的优势时，您应该考虑到这一点。对于内部电压调节，IC 可以使用低压差稳压器 （LDO） 或 DC/DC 转换器。尽管 DC/DC 通常是两者中效率更高的一种，但图 1b 显示，相对于图 1a 中的 LDO，DC/DC 也贡献了更多的噪声。噪声等于 ADC 返回的最小和最大电压之差的增加。在图 1a 和图 1b 中，ADC 以大约 250KSPS 的速度测量直流电压，持续时间为 32ms。DC/DC 稳压器的转换结果变化是 LDO 的六倍多。

图 1：具有单端测量的内部 LDO 稳压器 （a）；具有单端测量功能的内部 DC/DC 稳压器 （b）；带差分端测量的内部 DC/DC 稳压器 （c）

比较图 1b 和 1c，如果您在差模下使用 DC/DC 稳压器进行相同的测量，则整体噪声会降低，LDO 和 DC/DC 性能之间的差异很小。图 1 显示了以伏特而不是最低有效位 （LSB） 为单位的性能，垂直轴转换为伏特，因为差分的 LSB 是单端的两倍，以说明有符号结果（负电压）的支持。差分测量的方差小于单端实现方差的一半，表明 ADC 将来自 DC/DC 的大部分噪声视为共模噪声。

被测量的直流电压被视为差分输入，其中 Vss 是 ADC 的负输入。因此，即使信号本身是单端信号，在差模下测量也可以降低噪声，而且在使用 DC/DC 稳压器时还能降低噪声。这是一个非常好的消息，使工程师能够利用 DC/DC 的优势，同时消除相关噪声。

来自内部调节器的噪声只是一种可能的噪声源。其他可能的噪声源可能是相邻的数字信号，例如 I 2 C 或串行外设接口 （SPI） 通信，或脉宽调制 （PWM） 波形。我们建议让这些信号在物理上尽可能远离 ADC 引脚——如果可能，在 ADC 测量期间处于非活动状态。大多数 IC 制造商有意通过创建专用模拟引脚使数字信号远离模拟信号。然而，在较小的封装中，一些数字功能可能与模拟引脚复用，或者数字输入/输出 （I/O） 引脚可以与模拟引脚相邻。

作为一个实验，让我们将 DUT 模拟输入紧邻 48MHz 时钟输出（全轨到轨摆幅）定位，以表示数字噪声源。如图 2 和图 3 所示，与差分相比，单端测量增加了相邻时钟输出，噪声增加更大。在单端情况下，测得的电压连接到模拟输入。差分模式下的互补输入将保留在通用 I/O （GPIO） 模式下并主动驱动为低电平，即器件的数字源电源电压 （DVSS）。在差分情况下，互补输入外部连接到器件的模拟电源电压 （AVSS）。

虽然与单端示例相比很小，但差分结果表明噪声仍然存在。目视检查显示，与差分对的正负腿之间的距离相比，时钟相对接近差分测量的正腿。因此，相对耦合不会相等，噪声不会完全表现为共模。

该实验是在四层 PCB 上进行的，第三层提供了几乎完全坚固的接地层，因此返回电流可以直接在走线下方流动。第二层提供参考电压并在多个位置分开，使信号和接地平面返回路径之间的耦合复杂化，并可能为噪声产生影响测量的介质，这可能进一步解释噪声的存在

图 2：从相邻时钟到单端 ADC 输入的串扰 A 与无噪声对比

图 3：从相邻时钟到差分 ADC 输入的串扰 A 与无噪声对比

在最后一个实验中，评估模块以 50kB（868MHz，2GFSK，2kHz 偏差）传输 100 个随机数据包引入了无线电信号。EVM 与 DUT 相邻放置，因此 MCU（和 ADC）距离 EVM 的 PCB 天线大约 6 厘米。图 4 再次显示，差分配置在抗噪性方面优于单端配置。关键是能量在差分 ADC 的正负输入上均匀耦合，因此信号被拒绝为共模理想情况下，在图 4 所示的差分测量中不会出现噪声，因此这种偏离预期的优点讨论可能的原因。

图 4：附近无线电信号引起的噪声

时钟和低于 1 GHz 无线电的实验之间最显着的区别是相对耦合面积。在时钟的情况下，耦合区域与时钟走线与 ADC 输入线平行的位置最为相关。在此并行运行之后，信号分流：ADC 信号从板外传送到电压源进行测量，而时钟终止于另一个接收输入。

具有最小屏蔽的板外连接为无线电能量耦合到 ADC 提供了潜在途径。此外，ADC 正负输入之间电气长度的任何差异都可能导致耦合噪声为差分噪声，而不是共模噪声。将 ADC 正负输入之间的电气长度差异最小化的一种有效方法是设计对称的信号路径。

本节中的测试旨在显示差分信号提供的改进的广度。改进发生在应用程序或实现级别。来自相邻无线电的干扰也适用于需要电磁兼容性 （EMC）的蓝牙和 Wi-Fi 应用。板级的改进也很明显，来自相邻数字信号的交叉耦合（串扰）。最后，在 IC 层面的改进甚至是可见的，选择嘈杂的稳压器可实现低功耗运行并缓解 ADC 性能的下降。

虽然差分信号是实现数据表中的 ADC 性能的宝贵工具，但必须优先考虑了解数据表参数。MCU 内有许多与 ADC 性能相关的配置和依赖关系，这会使根据应用要求理解数据表性能变得困难。

本系列解决了一些主要的性能依赖关系，并提供了有助于揭开 MCU 数据表和集成 ADC 性能的神秘面纱的趋势。有了这种理解，开发人员可以为传感器应用做出更明智的 MCU 选择，并实施能够充分实现集成 ADC 性能的设计。

审核编辑：郭婷