为什么有时在PCB走线上串个电阻呢？

由于电信号在PCB上传输，我们在PCB设计中可以把PCB走线认为是信号的通道。当这个通道的深度和宽度发生变化时，特别是一些突变时，都会产生反射。此时，一部分信号继续传播，一部分信号就可能反射。而我们在设计的过程中，一般都是控制PCB的宽度。

所以，我们可以把信号走在PCB走线上，假想为河水流淌在河道里面。当河道的宽度发生突变时，河水遇到阻力自然会发生反射、旋涡等现象。

一样的，信号在PCB上走线当遇到PCB的阻抗突变了，信号也会发生反射。我们以光的反射类比信号的反射。光的反射，指光在传播到不同物

质时，在分界面上改变传播方向，返回原来物质中的现象。光在碰到介质界面时，存在折射和反射。光线在临界面上的反射率仅与介质的物理性能、光线的波长以及入射角相关。同样的，信号/电磁波在传输过程中，一旦传输线瞬时阻抗发生变化，那么就将发生反射。信号的反射有一个参数叫做反射系数（ρ），计算公式如式。

式中，Z1为变化前的阻抗；Z2为变化后的阻抗。假设PCB线条的特性阻抗为50Ω，传输过程中遇到一个理想的100Ω的贴片电阻接地，那么反射系数运用公式计算得到：

信号有1/3被反射回源端。反射系数ρ计算公式的推导过程，此处不展开。

信号沿传输线向前传播时，每时每刻都会可能发生阻抗变化，如PCB走线宽度变化，PCB厚度变化，换层，电阻，电容，电感，过孔，PCB转角，接插件，器件管脚；这个阻抗可能是传输线本身的，也可能是中途或末端其他元件的。

对于信号来说，它不会区分到底是什么，信号是否反射，只会根据阻抗而变化。如果阻抗是恒定的，那么它就会正常向前传播，只要阻抗发生了变化，不论是什么引起的，信号都会发生反射。

不管是COMS电路还是SSTL电路，抑或是射频电路，电路设计工程师希望整个传输链路阻抗都是一致的，最理想的情况就是源端、传输线和负载端都一样。

但是实际总是事与愿违，因为发送端的芯片内阻通常会比较小，而传输线的阻抗又是50Ω，这就造成了不匹配，使信号发生反射。这种情况在并行总线和低速信号电路中常常出现，而通常对于高速SerDes电路而言，芯片内阻与差分传输线的阻抗是匹配的。

如果确实出现了阻抗不匹配，通常的做法是在芯片之外采用电阻端接匹配来实现阻抗一致性。常用的端接方式有源端端接、终端并联端接、戴维宁端接、RC 端接、差分端接等。那端接电阻要使用几颗？端接电阻怎么放置？阻值是选择多大呢？

1）点对点拓扑结构

在介绍端接之前，先了解下电路的拓扑结构。电路的拓扑是指电路中各个元件之间的连接关系。常见的电路拓扑结构包括点对点的拓扑、星型拓扑、T型拓扑、菊花链拓扑等，最简单的拓扑就是点对点拓扑结构的连接设计。

点对点设计也是最常见的电路拓扑设计，尤其是在高速电路中几乎都是点对点的连接设计。点对点虽然简单，但是这种拓扑设计限制了带负载的数量。点对点设计，由于驱动端的内部阻抗与传输线的阻抗常常不匹配，很容易就会形成信号反射，使信号失真。这就是一个信号完整性问题。

如图所示是点对点的拓扑结构，由驱动端、传输线和接收端组成。

点对点无端接拓扑结构

在这个电路拓扑中，其接收端的信号波形如图所示。

点对点无端接的信号波形

从波形上分析，信号在高电平时稳定电压在1.8V，但是最大值达到了2.619V，有819mV的过冲；最小值达到了-731mV，低于0V达到了731mV。这种情况在电路设计中需要尽量避免，因为这么大的过冲很容易损毁芯片，即使不损毁，也存在可靠性的问题。

所以，在设计中需要把过冲降低，尽量保证电压幅值在电路可接受的范围内，如此案例尽量保证满足1.8V+/-5%。这时就需要通过端接电阻来改善信号质量。

2）源端端接

源端端接设计也叫串联端接设计，是一种常用的端接设计。端接方式是只在芯片端出来之后添加一颗端接电阻，尽量靠近输出端。在此电路结构中，关键的是加多大阻值的电阻，需要根据电路的实际情况进行仿真或计算确认。计算的原则是源端阻抗Rs与所加端接电阻R0的值等于传输线的阻抗Z0 。在前面的点对点拓扑结构中，加入端接电阻值为33Ω的R1 ，其电路拓扑结构如图所示。