David Patterson：摩尔定律终结，计算机体系结构正迎来下一个黄金时代

2018-11-12 13:49| 查看: 9| 评论: 0|来自: 半导体产业网

摘要: 计算机体系结构创新、软硬协作引领应用技术新突破。1965年，作为Intel创始人之一的Gordon Moore做出了预言：价格不变时，半导体芯片中可容纳的元器件数目约每两年会翻一倍，其性能也会同比提升。经过后来多年数据论 ...

计算机体系结构创新、软硬协作引领应用技术新突破。

1965年，作为Intel创始人之一的Gordon Moore做出了预言：价格不变时，半导体芯片中可容纳的元器件数目约每两年会翻一倍，其性能也会同比提升。经过后来多年数据论证，这个时间周期实际在18个月上下。

几十年来，随着半导体芯片制程工艺发展，晶体管尺寸在不断逼近物理极限，摩尔定律也在被质疑和自我证明间徘徊。对于此，2017年图灵奖得主、加州伯克利大学计算机科学教授、谷歌杰出工程师David Patterson表示：“现在，摩尔定律真的结束了，计算机体系结构将迎来下一个黄金时代。”

作为计算机体系结构宗师，David Patterson曾带领伯克利团队起草了精简数据集RISC-1，奠定RISC架构基础，该架构后来被当时的巨头“太阳微电子”（Sun Microsystem，后来被甲骨文收购）选中用来制作Sparc处理器。他与斯坦福大学前校长、Google母公司Alphabet现董事长John Hennessey合作的《计算机体系结构：量化研究方法》开创性地提供了体系结构的分析和科学框架，至今都是该领域的经典教材。2016年从伯克利退休后，David Patterson以杰出工程师身份加入Google Brain团队，为两代TPU研发做出了卓越贡献。

2018年3月，David Patterson与John Hennessey共同获得2017年度ACM图灵奖，以表彰他们在计算机体系结构的设计和评估方面开创了一套系统的、量化的方法，并对微处理器行业产生了深远的影响。

亲历计算机体系结构发展50年，这个领域都发生了哪些变化？后摩尔定律时代会有哪些机遇和挑战？AI芯片创业热潮下，芯片架构会朝哪个方向走？

近日，David Patterson在清华大学就《计算机体系结构，下一个黄金时代》这一主题进行了演讲。36氪也围绕上述问题，对Patterson教授进行了专访。

上世纪八十年代，计算机体系架构的第一个黄金时代

回顾计算机体系结构发展历程，Patterson教授提到三个关键节点：

20世纪60年代，IBM有四个不兼容的计算机系列和四个不同的指令集，这意味着有四种完全不同的计算机语言和软件栈。面对这一问题，IBM想到“直接用单个指令集统一一切”，因此基于Maurice Wilkes提到的“设计处理器单元”这一概念推出了IMB 360。

IBM这一举措引领了微处理器的发展，人们发现原来不需要那么多芯片，只用一个就够了。在这种情况下，Intel为了占得市场空间，被迫启动了新项目，推出了Intel 8086微处理器，在当时获得了超过1亿美金销售额，被认为是“芯片的未来”。

下一个阶段则是将指令集由繁至简，也就是从CISC（复杂指令集 Complex Instruction Set Computing)到RISC (精简指令集 Reduced Instruction Set Computing)。在20世纪80年代，诸如RISC、超量标处理器、多层缓存、预测技术、编译优化等体系结构创新频频推出，计算机性能在每年能够提升约60%，迎来了第一个黄金时代。

后摩尔定律时代，挑战与机遇

黄金时代并没有延续，自上世纪90年代到21世纪初，计算机体系结构创新开始放缓。与此同时，摩尔定律和登纳德缩放比例定律（Dennard Scaling 1974年Dennar发布预测，说晶体管尺寸变小则功耗会同比变小) 也在放缓和接近停滞。在Patterson教授看来，这带来了两个挑战：

性能提升减缓：单处理器的核心性能每年提升率已经下降到3%；

安全性问题：之前一直以软件和系统来提升安全性而忽略对硬件安全性的把控，由于计算机体系结构的设计漏洞，Spectre和Meltdown这类病毒也有了可乘之机。

面对后摩尔时代困境，Patterson教授认为这到了计算机体系结构下一个黄金时代，在软硬件协同设计、计算机体系结构安全性，以及芯片设计开发流程等方面都存在着创新机会：

软硬件协同设计：对于神经网络、图计算等需要高性能计算的领域，可以用专用体系结构和语言来提升芯片速度和性能；

安全性：在防信息泄露和边道攻击等安全性问题上，需要从体系结构角度进行优化；

开源体系结构设计：对计算机体系结构进行开源，特别是指令集架构进行开源；

芯片开发流程： 用敏捷开发(Agile Development)的方式缩短芯片开发时间并降低成本，反复迭代以流片（tape-out)验证有价值的芯片设计方案。