电子发烧友App
与分立半导体组件相比，现代运算放大器（运算放大器）和仪表放大器（仪表放大器）为设计人员提供了巨大的优势。已经发表了许多聪明、有用和诱人的电路应用。但很多时候，在匆忙组装电路时，忽略了一些非常基本的问题，导致电路无法按预期运行，或者根本无法正常工作。本文将讨论一些最常见的应用问题，并提出实用的解决方案。
最常见的应用问题之一是无法为交流耦合运算或仪表放大器电路中的偏置电流提供直流返回路径。在图1中，电容与运算放大器的同相（+）输入串联以对其进行交流耦合，这是一种阻止与输入电压（V在).这在高增益应用中尤其有用，因为即使是放大器输入端的小直流电压也会限制动态范围，甚至导致输出饱和。但是，容性耦合到高阻抗输入，而不为流入+输入的电流提供直流路径，将导致麻烦！
图1.失灵的交流耦合运算放大器电路。
实际发生的情况是，输入偏置电流将流过耦合电容，为其充电，直到超过放大器输入电路的共模电压额定值或输出被驱动到限值。根据输入偏置电流的极性，电容器将向上充电至正电源电压或向下充电至负电源。偏置电压由放大器的闭环直流增益放大。
此过程可能需要很长时间。例如，具有场效应晶体管 （FET） 输入的放大器具有 1pA 偏置电流，通过 0.1μF 电容器耦合，充电速率 I/C 为 10–12/10–7= 10 μV/s，或每分钟 600 μV。如果增益为100，则输出将以每分钟0.06 V的速度漂移。因此，临时实验室测试（使用交流耦合示波器）可能无法检测到此问题，并且电路直到数小时后才会发生故障。显然，完全避免这个问题非常重要。
图2.用于双电源操作的运算放大器输入的交流耦合的正确方法。
图 2 显示了针对这个非常常见的问题的简单解决方案。这里，在运算放大器输入和地之间连接一个电阻，为输入偏置电流提供路径。为了尽量减少输入偏置电流引起的失调电压（使用双极性运算放大器时，输入偏置电流会相互跟踪），R1通常设置为等于R2和R3的并联组合。
但请注意，该电阻总是会给电路引入一些噪声，因此需要在电路输入阻抗、所需输入耦合电容的大小和电阻增加的约翰逊噪声之间进行权衡。典型的电阻值通常在大约 100，000 欧姆到 1 莫姆的范围内。
类似的问题可能会影响仪表放大器电路。图3所示为使用两个电容进行交流耦合的仪表放大器电路，不提供输入偏置电流返回路径。这个问题在使用双电源（图3a）和单电源（图3b）的仪表放大器电路中很常见。
图3.非功能流耦合仪表放大器电路示例。
变压器耦合也可能出现问题，如图4所示，如果变压器的次级电路中没有提供到地的直流返回路径。
图4.非功能性变压器耦合仪表放大器电路。
这些电路的简单解决方案如图5和图6所示。这里，一个高值电阻（R一个/ 1B） 在每个输入和接地之间添加。这是一种简单实用的双电源仪表放大器电路解决方案。
图5.每个输入和公共电源之间的高值电阻器提供必要的偏置电流返回路径。a. 双电源。b. 单电源。
电阻为输入偏置电流提供放电路径。在图5a的双电源示例中，两个输入现在都以地为基准。在5b的单电源示例中，输入可以参考地（V厘米接地）或偏置电压，通常为最大输入电压范围的一半。
变压器耦合输入（图 6）也采用相同的原理，除非变压器次级具有中心抽头，该抽头可以接地或连接到 V厘米.
在这些电路中，由于电阻和/或输入偏置电流之间的不匹配，会产生很小的失调电压误差。为了尽量减少这种误差，第三个电阻器，大约1/10千它们的值（但与差分源电阻相比仍然很大）可以连接在两个仪表放大器输入之间（从而桥接两个电阻）。
图6.变压器输入耦合到仪表放大器的正确方法
为仪表放大器、运算放大器和ADC提供基准电压
图7所示为单电源电路，仪表放大器驱动单端模数转换器（ADC）。放大器基准电压源提供对应于零差分输入的偏置电压，ADC基准电压源提供比例因子。在仪表放大器输出和ADC输入之间通常使用简单的RC低通抗混叠滤波器，以降低带外噪声。设计人员通常倾向于使用电阻分压器等简单方法来提供仪表放大器和ADC基准电压。在某些仪表放大器的情况下，这可能会导致错误。
图7.仪表放大器驱动典型单电源电路中的ADC。
正确提供仪表放大器基准电压
一个常见的假设是，仪表放大器的基准输入端处于高阻抗，因为它是输入端。因此，设计人员可能会倾向于将高阻抗源（如电阻分压器）连接到仪表放大器的基准引脚。这可能会给某些类型的仪表放大器带来严重误差（图 8）。
图8.不正确使用简单的分压器直接驱动3运放仪表放大器的基准引脚。
例如，流行的仪表放大器设计配置使用三个运算放大器，如上所述连接。总信号增益为
基准输入（如果由低阻抗驱动）的增益是单位。然而，在所示情况下，仪表放大器的基准引脚直接连接到一个简单的分压器。这破坏了减法器电路的对称性和分压器的分压比。这将降低仪表放大器的共模抑制及其增益精度。但是，如果R4是可访问的，因此其电阻值可以减小一个等于电阻的量，回溯到分压器的并联支路（此处为50 kohm），则电路的行为就像一个低阻抗电压源，等于（在本例中）电源电压的一半被施加到R4的原始值上， 并且将保持减法器的准确性。
如果仪表放大器作为封闭式单封装（IC）提供，则不能使用此方法。另一个考虑因素是分压器中电阻的温度系数应跟踪R4和减法器中其他电阻的温度系数。最后，该方法锁定了使基准可调的可能性。另一方面，如果试图在分压器中使用小电阻值以使增加的电阻可以忽略不计，这将增加电源电流消耗并增加电路的耗散。无论如何，这种“蛮力”不是一个好的设计方法。
图9显示了更好的解决方案，在分压器和仪表放大器的基准输入之间使用低功耗运算放大器缓冲器。这消除了阻抗匹配和温度跟踪问题，并允许基准电压源易于调节。
图9.从运算放大器的低阻抗输出驱动仪表放大器的基准引脚。
当放大器使用分压器从电源轨参考时保持电源抑制（PSR）
一个经常被忽视的考虑因素是电源电压的任何噪声、瞬变或漂移，VS，通过基准输入馈入将直接添加到输出中，仅由分频比衰减。实用的解决方案包括旁路和滤波，甚至可能使用精密基准电压源IC（如ADR121）生成基准电压，而不是分接V。S.
在设计同时使用仪表放大器和运算放大器的电路时，这一考虑因素非常重要。电源抑制技术用于将放大器与电源嗡嗡声、噪声和电源轨上存在的任何瞬态电压变化隔离开来。这一点很重要，因为许多实际电路包含、连接或存在于电源电压不太理想的环境中。此外，电源线上的交流信号可以反馈到电路中，放大，并在适当的条件下激发寄生振荡。
现代运算放大器和仪表放大器均在其设计中提供大量的低频电源抑制。这是大多数工程师认为理所当然的事情。许多现代运算放大器和仪表放大器的PSR规格为80 dB至100 dB以上，可将电源变化的影响降低10，000至100，000倍。即使是相当适中的40 dBPSR规格，也会将放大器的电源变化隔离100倍。然而，高频旁路电容（如图1至图7所示）始终是理想的，而且通常是必不可少的。此外，当设计人员在电源轨上使用简单的电阻分压器和运算放大器缓冲器为仪表放大器提供基准电压时，电源电压的任何变化都会以很小的衰减通过该电路，并直接添加到仪表放大器的输出电平中。因此，除非提供低通滤波，否则IC通常出色的PSR就会丢失。
在图10中，分压器增加了一个大电容，以滤除其输出免受电源变化的影响并保留PSR。该滤波器的–3 dB极点由R1/R2和电容C1的并联组合设置。极点应设置为比最低关注频率低约 10 倍。
图 10.去耦基准电压源电路以保留PSR。
所示的“食谱”值提供大约 3.0 Hz 的 –03 dB 极点频率。R0两端的小电容（01.3μF）最大限度地降低了电阻噪声。
过滤器需要一些时间才能充电。使用说明书值，参考输入端的上升时间为几个时间常数（其中T = R3Cf =5 秒），或大约 10 到 15 秒。
图11所示电路提供了进一步的改进。在这里，运算放大器缓冲器作为有源滤波器工作，允许使用小得多的电容来实现相同数量的电源去耦。此外，有源滤波器可以设计为提供更高的Q值，从而提供更快的导通时间。
图 11.作为有源滤波器连接的运算放大器缓冲器驱动仪表放大器的基准引脚。
测试结果：显示元件值并施加12 V电压后，向仪表放大器提供6 V滤波基准电压。使用不同频率的1 V p-p正弦波调制12 V电源，仪表放大器增益设置为单位。在这些条件下，随着频率的降低，示波器、VREF或仪表放大器输出端看不到交流信号，直到大约8 Hz。 该电路的实测电源电压范围为4 V至大于25 V，低电平输入信号施加到仪表放大器。电路导通时间约为 2 秒。
去耦单电源运算放大器电路
最后，单电源运算放大器电路需要对输入共模电平进行偏置，以处理交流信号的正负摆幅。当使用分压器从电源轨提供此偏置时，需要足够的去耦以保持PSR。
一种常见且不正确的做法是使用 100 kohm/100 kohm 电阻分压器和 0.1 μF 旁路电容为 V 供电S/2运算放大器的同相引脚。使用这些值，电源去耦通常是不够的，因为极点频率仅为32 Hz。 电路不稳定经常发生，特别是在驱动感性负载时。
图12（同相）和图13（反相）显示了实现V的电路S/2解耦偏置以获得最佳结果。在这两种情况下，在同相输入端提供偏置，反馈导致反相输入假设相同的偏置，单位直流增益也将输出偏置到相同的电压。耦合电容C1将低频增益从BW3向下滚向单位。
图 12.单电源同相放大器电路，显示正确的电源去耦。中频增益 = 1 + R2/R1。
如图所示，使用 100 kohm/100 kohm 分压器时，一个好的经验法则是使用 C2 值至少为 10 μF，以实现 0.3 Hz –3 dB 滚降。100 μF（0.03 Hz极点）的值应该足以满足几乎所有电路的需求。
图 13.单电源反相放大器电路的正确去耦。中频增益 = –R2/R1。
审核编辑：郭婷
工商网监
评论