AXI4 、 AXI4-Lite 、AXI4-Stream接口
AXI4 是一种高性能memory-mapped总线,AXI4-Lite是一只简单的、低通量的mem....
关于VHDL编码风格
区别来了,很明显,第一份代码因为用output <= output + 1的原因,左右两端使用了相同的信号,混淆当前状态和下一状态,下一状态被隐藏起来。但第二份代码综合出来的很明显,nxt是下一状态,并且nxt是通过当前状态output得到的。
FIFO最小深度计算的方法
由于平时我们工作中,FIFO都是直接调用IP核,对于FIFO深度选择并没有很在意,而在笔试面试过程中....
基于FPGA的DDS设计方案
随着电子技术的不断发展,传统的频率合成技术逐渐不能满足人们对于频率转换速度、频率分辨率等方面的追求,....
SPDK Thread模型设计与实现 NVMe-oF的使用案例
SPDK Thread 模型是SPDK诞生以来十分重要的模块,它的设计确保了spdk应用的无锁化编程....
AXI4-Stream Video 协议和AXI_VDMA的IP核介绍
本文主要介绍关于AXI4-Stream Video 协议和AXI_VDMA的IP核相关内容。为后文完....
AXI_GP接口和AXI_HP接口的相关内容
学习关于ZYNQ IP核中的GP接口和HP接口的异同,介绍关于AXI_GP接口和AXI_HP接口的相....
在SpinalHDL中的对应关系及声明形式
针对SpinalHDL中的两大类型Reg、Wire,来梳理下在SpinalHDL中的对应关系及声明形....
UART的发展历史及优缺点
后来电传打印机(teleprinters )普遍使用5、6、7或8个数据位来表示各种字符编码,最终成....
Vivado提供的参数选项
在FPGA设计里,设计仿真完成RTL代码设计后便是交给设计套件进行综合及布局布线。在综合过程里,Vi....
BL(B)和LDR跳转范围是如何规定的
1. BL LDR指令简介 2. 分析绝对跳转过程 3. BL(B)和LDR跳转范围是如何规定的 4....
单口、双口、简单双口、真双口RAM的区别
单口 RAM(Single RAM)、双口 RAM(Dual RAM)、简单双口 RAM(Simpl....
AD9361芯片进行数据接口逻辑代码的编写
本文通过以高速AD9361芯片为例进行数据接口逻辑代码的编写,利用SelectIO IP快速高效完成....
在DNN中FPGA做了一些什么?
不论是CNN还是RNN,一个共同特点是整个网络是由几个相同的单元联结形成的。CNN中基本的单元是神经....
如何在Vitis中设定Kernel的频率
在Kernel Estimate报告中,可以看到,Target Clock已经按要求设置成200Mh....