自动驾驶芯片之争:ARM Cortex-A76AE对决MIPS I6500-F

六、ARM Cortex-A76AE对决MIPS I6500-F

ARM在2018年9月推出了特别为自动驾驶汽车设计的A76AE内核。

A76AE采用7纳米16核设计，据说最高可达64核，超过25万DMIPS，几乎是英伟达Xavier 13.7万的两倍。不过16核设计，良率恐怕不高，成本要有所上升。GPU方面使用Mali G76，Arm为Mali G76添加了新的专用8位点积指令，使其机器学习推理性能相对G72提高了2.7倍。Arm将Mali G76从有序回写机制转变为无序回写机制，允许通过绕过那些回写延迟来更灵活地回写多边形。华为的麒麟980就使用Mali G76。

同时A76AE目标是ISO26262中ASIL最高的D级，英伟达的Xavier最多则是C级。

A76AE采用Split-Lock模式为硬件增加冗余。A76AE有两种运行模式，Split模式和Lockstep模式，Split模式下，所有核独立运行，取得超高性能。Lockstep模式下，一对核内运行相同的代码，并检测是否出现分歧，一旦出现分歧就认为系统出现错误，失效恢复机制启动，或者对乘客报告错误，靠边停车。A76AE对AutoWare, Deepscale, Linaro, Linux, QNX都会支持。也会对自适应Autosar、TSN以太网全面支持。其他安全措施还有内存保护，Single Error Correction, Double Error Detection (SECDED) ECC和分区保护。

此外A76AE自然少不了DynamIQ（DSU）。在华为麒麟980上，华为充分发挥了DynamIQ的灵活性优势，在一个大型CPU丛集里使用了2颗Cortex A76@2.6GHz + 2颗Cortex A76@1.92GHz + 4颗Cortex A55@1.8GHz的搭配，根据不同使用场景灵活呼叫，极大地提升麒麟980的能耗比。

毫无疑问，华为会第一个推出使用A76AE的自动驾驶芯片，因为麒麟980可看做简化版自动驾驶芯片。麒麟980或者说ARM的优势在于芯片的裸晶面积很小，性价比会很高。麒麟980的裸晶仅74.13平方毫米，而英伟达的Xavier是惊人的350平方毫米，即便改用16核设计，华为的裸晶也不会超过175平方毫米。加上上亿的手机出货量可以分摊大部分成本，华为的自动驾驶芯片性价比将会很高。

ARM的老对手则领先ARM一步设计除了Warrior I-Class I6500-F 处理器架构，并用在Mobileye EyeQ5上。在2017年6月，MIPS 处理器架构及 IP 核提供商 MIPS NetSpeed Systems, Inc. 进行战略合作，将行业唯一实现由ISO 26262 认证的ASIL D Ready 缓存一致性互连IP NetSpeed Gemini植入Warrior I-Class I6500-F ，NetSpeed Gemini确保多个 MIPS 处理器集群与片上系统的其余部分保持一致性（Coherency）。I6500-F中的CPU与视觉加速器间的完整缓存一致性(cache coherency)，使其成为异构运算的理想平台，并为即时功能增加了线程间通信(inter-thread communication)的独特功能。

上图为Warrior I-Class I6500-F设计流程图。I6500-F是专为符合ASIL B(D)等级的需求所设计，使得I6500-F可锁定上到 ASIL D等级的严格要求的汽车应用。此IP是以Safety Element out of Context (SEooC) 的安全生命周期来开发的，并与主要的合作伙伴紧密合作，再加上独立的安全性评估机构ResilTech S.r.l。I6500-F的设计安全生命周期与元件供应商的安全性生命周期密切配合，是以ISO 26262的2011 1st 版标准为基础，但已经考虑了 Part 11中针对IP的最佳实践，此部分将于ISO 26262 第二版中纳入，并已公布于公开的DIS版本中。I6500-F可提供完整的安全工作产品内容，包括ResilTech撰写的独立FMEDA安全分析报告等安全案例，以协助客户符合ISO 26262安全遵循性。Imagination还将提供安全性咨询支持服务，协助客户进行SoC层级的整合与安全性分析准备，以达成ISO 26262遵循性的目标。有I6500-F在，基本上EyeQ5至少也可以达ASIL A或B级。

I6500-F有几大特色，首先是异构。

内部异构，在单一集群中，设计人员能够通过不同的线程组合、不同缓存容量、不同频率甚至电压来配置每个CPU，实现最优化的功耗。外部异构，通过ACE可以将诸如PowerVR系列GPU也加入芯片。

实时多线程，Simultaneous Multi-Threading (SMT)，每个CPU支持4个多线程。即使采用无序执行，通常的工作负载使得CPU将大多数时间花在等待内存系统的访问上。 即每个线程作为单独的处理器出现在软件中。根据不同的应用程序，添加第二个线程至CPU中时，通常10%的面积需要总体性能提升40%。MIPS I6500-F可以容纳8个CPU，每个都有4个线程，这样就不必在单个集群中运行32个线程。

硬件虚拟化（VZ）：I6500具有MIPS I6400核率先支持的实时硬件虚拟化技术。通过将以前多个CPU核的应用安全地整合在一个核中，设计人员能够节省成本、降低多核的功耗，并能根据每个应用有针对性地动态配置CPU带宽。SMT与VZ相结合： 结合SMT与VZ，可为要求实时响应的应用提供“零上下文切换”（zero context switching）的特性。该特性再加上提供紧耦合便签式存储器（scratchpad memory），使得I6500成为需要确定性代码执行的应用的理想选择。

不过 I6500-F的运算性能参数未知，估计大约是介于ARM Cortex A72到A73之间的水准。EyeQ5使用了8核I6500-F。

七、英伟达的Xavier

Xavier是目前性能最强的自动驾驶单芯片，拥有90亿个晶体管，350平方毫米的裸晶面积，台积电12纳米FFN工艺，其512核的Volta GPU在FP8精度下是20TOPS Tensor Core计算能力，FP16 CUDA下是2.6TOPS计算能力，FP32精度下是1.3TOPS计算能力，与上一代的Parker本质上并无不同，只是增强了性能而已，最大差别是增加了针对双目的硬核设计 。

上图为PX2 Xavier内部框架图

上图为Xavier裸晶透视图，最上边是接口电路，包括能够能够接入16个摄像头的GMSL，支持5G V2X的10Gbps以太网接口。总带宽高达109Gbps。然后是DLA加速器，即深度学习加速器，没错，Xavier里面依然另置了一个DLA，可能是应对LSTM、强化学习或RNN的加速器，所占硅片面积是21.75平方毫米。再下来是视频处理，包括视频的编解码，高达每秒1.2G的编码和每秒1.8G的解码。再下边是PVA和针对双目的硬核。PVA是Programmable VisionAccelerator的缩写，主要针对传统图像算法的加速，如Harris corner和FFT快速傅里叶变换。

上图为PVA内部框架图，这是一个VLIW的系统，指令为7个，包含两个标量，两个向量，三个存储器运作。管线宽度为256比特。可以定制向量运算的查找表。PVA包含两个完全相同的架构，有一个ARM Cortex R5内核来保证实时性。这个PVA具备1.7TOPS的运算能力。

上图为Volta GPU的内部框架。这部分所占硅片面积也最大，大约89.2平方毫米，大约1/4的成本都在此。

上图为8核CPU内部框架图，所占硅片面积大约62.25平方毫米，每核最大功耗大约1.5瓦，最低大约0.5瓦。CPU是英伟达自己研发的Carmel架构，也就是第二代丹佛架构，同样采用了ARM 64比特V8.2指令集。L2级缓存达2 MiB，跟第一代的Parker比特别增加了L3级缓存，达4MiB。效能提升大约一倍。

英伟达在2011年的CES上宣布丹佛计划，就是一种全新的CPU架构。2011年12月，第一片丹佛架构处理器流片成功。丹佛架构就是采用ARM V8的指令集，但是架构是沿用Transmeta全美达的VLIW架构，全美达在2000年发起对巨人英特尔的挑战，2004年挑战失败退出CPU领域，2008年英伟达延揽了全美达的核心技术人员，开始开发丹佛架构。不过当时定位的是PC用。2014年1月6日，NVIDIA宣布了丹佛计划的首个成果——64位版Tegra K1。之后是Parker，再之后就是Xavier。

上图为第一代丹佛架构，超标量宽度为7位，第二代丹佛增加到10位。

上图为英伟达Xavier硬件与软件的API。可以看出双目还是与PVA分离的，所以推测双目是硬核。Xavier的缺点是功耗略高，峰值大约能达到20瓦甚至25瓦，这对一个车载元件来说是很高的，同时其350平方毫米的硅片面积注定其价格不会低，个人推测大概500-700美元，目前Jeston Xavier的开发者套件是20166人民币，模块价格是1299美元。除了战略合作伙伴，英伟达不会向其他人出售芯片，只会出售模块。要想成为英伟达的战略合作伙伴，至少要付出数千万美元的入门费，国内目前仅德赛西威一家。

八、瑞萨R-CAR H3与V3H

英伟达Xavier一切都好，就是价格与功耗偏高，不过相对数千美元的FPGA，价格还没高到离谱。除了英伟达Xavier之外还有一个低价选择，那就是瑞萨R-CAR H3与V3H。

R-CARH3于2015年12月推出，是汽车领域最早使用16纳米工艺的芯片，最初目标市场为汽车座舱系统，后发觉自动驾驶也可以应用。R-CAR H3采用4核A53@1.2GHz和4核A57@1.5GHz设计，还有一颗Cortex-R7@0.8GHz内核，支持双重锁步，所以R-CAR H3能够达到ASIL B级别。还内含GX6650 GPU。硅片面积为111.36平方毫米。R-CAR H3特别之处采用SiP封装，包含了8GB LPDDR4@1.6GHz和128MB的Hyperflash。虽然SiP封装不如PoP封装，但内存访问速度还是比一般封装的要快不少。代价是成本也增加不少。

R-CAR V3H推出于2018年2月，预计2019年3季度量产。内涵4个A53内核，一个Cortex-R7@0.8GHz内核，也达到了ASIL B级别。

瑞萨使用三种加速器，一种是基于管线引擎的IMP-X5加速器，它拥有用于固定功能的流水线计算。也有电脑视觉引擎CVE，采用可编程的电脑视觉引擎将浮点运算降至最低。总计有大约4TOPS的运算能力。另一种是硬核加速器，包括针对双目的立体视差和光流。还有一个聚类器。最后是一种类似多核DSP的CNN加速器，性能达到426GMAC。也就是每秒4260亿次乘积累加，功耗仅为0.3瓦。