0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3nm制程工艺或将迎来希望

芯资本 来源:未知 作者:胡薇 2018-11-01 09:44 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着三星宣布7nm EUV工艺的量产,2018年EUV光刻工艺终于商业化了,这是EUV工艺研发三十年来的一个里程碑。不过EUV工艺要想大规模量产还有很多技术挑战,目前的光源功率以及晶圆产能输出还没有达到理想状态,EUV工艺还有很长的路要走。

***分辨率=k1*λ/NA

在现有的EUV之外,ASML与IMEC比利时微电子中心还达成了新的合作协议,双方将共同研发新一代EUV***,NA数值孔径从现有的0.33提高到0.5,可以进一步提升光刻工艺的微缩水平,制造出更小的晶体管

NA数值孔径对***有什么意义?决定***分辨率的公式如下:

***分辨率=k1*λ/NA

k1是常数,不同的***k1不同,λ指的是光源波长,NA是物镜的数值孔径,所以***的分辨率就取决于光源波长及物镜的数值孔径,波长越短越好,NA越大越好,这样***分辨率就越高,制程工艺越先进。

现在的EUV***使用的是波长13.5nm的极紫外光,而普通的DUV***使用的是193nm的深紫外光,所以升级到EUV***可以大幅提升半导体工艺水平,实现7nm及以下工艺。

但是改变波长之后再进一步提升EUV***的分辨率就要从NA指标上下手了,目前的***使用的还是NA=0.33的物镜系统,下一代的目标就是NA=0.5及以上的光学系统了。

如今ASML与IMEC合作的就是高NA的EUV工艺了,双方将成立一个联合实验室,在EXE:5000型***上使用NA=0.55的光学系统,更高的NA有助于将EVU光源投射到更广阔的晶圆上从而提高半导体工艺分辨率,减少晶体管尺寸。

如今这项研究才刚刚开始,所以新一代EUV光刻工艺问世时间还早,此前ASML投资20亿美元入股蔡司公司,目标就是合作研发NA=0.5的物镜系统。

之前公布的量产时间是2024年,这个时间点上半导体公司的制程工艺应该可以到3nm节点了。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 光刻机
    +关注

    关注

    31

    文章

    1196

    浏览量

    48724
  • EUV
    EUV
    +关注

    关注

    8

    文章

    614

    浏览量

    88512

原文标题:3nm有救了!

文章出处:【微信号:ICCapital,微信公众号:芯资本】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    台积电2纳米制程试产成功,AI、5G、汽车芯片

    又近了一大步。     这一历史性节点不仅意味着制程技术的再度跨越,也预示着未来AI、通信与汽车等核心领域即将迎来一场深刻的“芯革命”。 1、技术再突破 与现行的3nm工艺相比,台积电
    的头像 发表于 10-16 15:48 832次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新继续维持着摩尔神话

    。 FinFET是在22nm之后的工艺中使用,而GAA纳米片将会在3nm及下一代工艺中使用。 在叉形片中,先前独立的两个晶体管NFET和PFET被连接和集成在两边,从而进一步提升了集成
    发表于 09-06 10:37

    台积电先进制程涨价,最高达30%!

    %,最高可能提高30%。   今年1月初台积电也传出过涨价消息,针对3nm、5nm等先进制程技术进行价格调整,涨幅预计在3%到8%之间,特
    发表于 05-22 01:09 1159次阅读

    雷军:小米自研芯片采用二代3nm工艺 雷军分享小米芯片之路感慨

    Ultra,小米首款SUV小米yu7 等。 雷军还透露,小米玄戒O1,采用第二代3nm工艺制程,力争跻身第一梯队旗舰体验。此次小米发布会的最大亮点之一肯定是小米自研手机SoC芯片「玄戒O1」,这标志着小米在芯片领域的自主研发能
    的头像 发表于 05-19 16:52 1002次阅读

    跨越摩尔定律,新思科技掩膜方案凭何改写3nm以下芯片游戏规则

    电子发烧友网报道(文/黄山明)在半导体行业迈向3nm及以下节点的今天,光刻工艺的精度与效率已成为决定芯片性能与成本的核心要素。光刻掩模作为光刻技术的“底片”,其设计质量直接决定了晶体管结构的精准度
    的头像 发表于 05-16 09:36 5444次阅读
    跨越摩尔定律,新思科技掩膜方案凭何改写<b class='flag-5'>3nm</b>以下芯片游戏规则

    台积电2nm制程良率已超60%

    ,较三个月前技术验证阶段实现显著提升(此前验证阶段的良率已经可以到60%),预计年内即可达成量产准备。 值得关注的是,苹果作为台积电战略合作伙伴,率先采用这一尖端制程。尽管广发证券分析师Jeff Pu曾预测iPhone 18
    的头像 发表于 03-24 18:25 1167次阅读

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    在先进制程领域目前面临重重困难。三星 3nm(SF3)GAA 工艺自 2023 年量产以来,由于良率未达预期,至今尚未
    的头像 发表于 03-23 11:17 1731次阅读

    千亿美元打水漂,传三星取消1.4nm晶圆代工工艺

    在先进制程领域目前面临重重困难。三星 3nm(SF3)GAA 工艺自 2023 年量产以来,由于良率未达预期,至今尚未获得大客户订单。
    的头像 发表于 03-22 00:02 2364次阅读

    台积电加大亚利桑那州厂投资,筹备量产3nm/2nm芯片

    据最新消息,台积电正计划加大对美国亚利桑那州工厂的投资力度,旨在推广“美国制造”理念并扩展其生产计划。据悉,此次投资着重于扩大生产线规模,为未来的3nm和2nm等先进工艺做准备。
    的头像 发表于 02-12 17:04 937次阅读

    苹果M5芯片量产,采用台积电N3P制程工艺

    近日,据报道,苹果已经正式启动了M5系列芯片的量产工作。这款备受期待的芯片预计将在今年下半年面世,并有望由iPad Pro首发搭载。 苹果M5系列芯片的一大亮点在于其采用了台积电最新一代的3nm制程
    的头像 发表于 02-06 14:17 1237次阅读

    消息称台积电3nm、5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm、5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对
    的头像 发表于 01-03 10:35 1020次阅读

    台积电2025年起调整工艺定价策略

    近日,据台湾媒体报道,随着AI领域对先进制程与封装产能的需求日益旺盛,台积电计划从2025年1月起,针对其3nm、5nm以及先进的CoWoS封装工艺进行价格调整。 具体而言,台积电将对
    的头像 发表于 12-31 14:40 1298次阅读

    2025年半导体行业竞争白热化:2nm制程工艺成焦点

    据外媒最新报道,半导体行业即将在2025年迎来一场激烈的竞争。随着技术的不断进步,各大晶圆代工厂纷纷开始批量生产采用2nm制程工艺的芯片,
    的头像 发表于 12-26 14:24 2468次阅读

    台积电2nm工艺量产,苹果iPhone成首批受益者

    。然而,最新的供应链消息却透露了一个不同的方向。据悉,A19系列芯片采用台积电的第三代3nm工艺(N3P)进行制造,并将由即将发布的iPhone 17系列首发搭载。 虽然A19系列未
    的头像 发表于 12-26 11:22 1020次阅读

    台积电分享 2nm 工艺深入细节:功耗降低 35% 性能提升15%!

    来源:IEEE 台积电在本月早些时候于IEEE国际电子器件会议(IEDM)上公布了其N2(2nm级)制程的更多细节。该新一代工艺节点承诺实现24%至35%的功耗降低15%的性能提升(
    的头像 发表于 12-16 09:57 1834次阅读
    台积电分享 2<b class='flag-5'>nm</b> <b class='flag-5'>工艺</b>深入细节:功耗降低 35% <b class='flag-5'>或</b>性能提升15%!