0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技功能安全验证解决方案助力RISC-V处理器IP通过ASIL D认证

新思科技 来源:新思科技 作者:新思科技 2021-12-24 14:49 次阅读

数字时代芯倡议:建立产业命运共同体

新思科技全球资深副总裁兼中国董事⻓葛群接受集微网访谈,通过数字化转型根技术提供者的视⻆,解读后摩尔时代的半导体行业变化。葛群强调,数字化带来的市场机会和技术挑战并存,半导体产业链可能会随时⾯临各种不确定因素,他提出“+新思”的说法来倡议建⽴芯⽚产业命运共同体,希望所有的合作伙伴和客户都能够拥有更多新技术、新的思想、新的思路,希望中国半导体产业⼤家庭在‘新思’的帮助下得到更⾼质量和更⾼速度的发展。

新思科技任命 Sassine Ghazi 为总裁兼首席运营官

新思科技近日宣布任命 Sassine Ghazi 为总裁兼首席运营官,自2021年11月1日起生效。Sassine Ghazi 于1998年加入新思科技,在芯片设计、应用工程、客户支持、销售和业务管理方面拥有数十年的经验。在被任命为首席运营官之前,Sassine Ghazi 担任新思科技设计事业部总经理,主导了诸多影响市场的新产品开发,极大程度推动了公司业务的发展。

新思科技收购Concertio,芯片全生命周期管理再度升级

新思科技收购AI驱动的性能优化软件领先企业 Concertio,将实时现场优化技术融入其芯片生命周期管理解决方案,本次收购强化了新思科技 SiliconMAX 芯片生命周期管理平台,实现边缘层的AI与云层的大数据分析之间的无缝安全集成,扩充了芯片在应用端和系统端的动态优化功能。

3DIC Compiler X 3DFabric,新思科技与台积公司联手提升系统集成至数千亿个晶体管

新思科技宣布扩大与台积公司的战略技术合作,提供更高水平的系统集成,以满足高性能计算(HPC)应用对更佳PPA(功耗、性能和面积)的需求。双方客户可通过新思科技的3DIC Compiler平台,高效访问基于台积公司的3DFabric设计方法,从而显著推进大容量3D系统的设计。

新思科技PrimeLib获三星5nm至3nm工艺认证,为高性能芯片设计提供5倍加速度

新思科技的PrimeLib统一库表征和验证解决方案获三星晶圆厂5nm、4nm和3nm工艺技术认证,可满足高性能计算、5G、汽车、超连接、以及人工智能芯片等下一代设计的高级计算需求。此次认证还包括对PrimeSim Continuum的验证,PrimeSim Continuum为新思科技Custom Design Platform和嵌入PrimeLib解决方案中的集成仿真器技术提供了基础,能够为开发者提供无缝仿真体验,协助其实现黄金质量签核。

新思科技数字和定制设计平台获得台积公司N3制程认证

新思科技数字定制设计平台已获台积公司N3制程技术认证,双方将共同优化下一代芯片的功耗、性能和面积(PPA)。基于多年的密切合作,本次经严格验证的认证是基于台积公司最新版本的设计规则手册(DRM)和制程设计套件(PDK)。此外,新思科技的数字和定制设计平台还通过了台积公司N4制程的认证。

N4P IP重磅发布!新思科技联合台积公司再放大招!

新思科技宣布与台积公司合作在其N4P工艺上开发广泛的DesignWare接口和基础IP核组合,提供高速且面积优化的低功耗嵌入式存储器、逻辑库、GPIO和TCAM,促进芯片创新,助力开发者高效设计出复杂的高性能计算(HPC)和移动SoC。基于这一合作,开发者可在台积公司的先进工艺上使用高质量IP核完成设计和项目进度,并在性能、功耗、面积、带宽和延迟等方面实现优化。

新思科技携手三星加快汽车SoC的ISO 26262合规进程

三星晶圆厂与新思科技就 VC 功能安全管理器解决方案开展合作,为汽车SoC的功能安全失效模式后果分析(FMEA)和失效模式后果诊断分析(FMEDA)提供关键自动化技术。三星与新思科技开展合作,将VC FSM作为新思科技统一功能安全解决方案的一部分加以推进,协助开发者在规划和实施阶段就可以确保其芯片安全架构能够达到汽车安全完整性水平(ASIL)目标。

第11年!新思科技再获台积公司年度合作伙伴奖,携手加速半导体创新

新思科技连续11年被评选为“台积公司OIP开放创新平台年度合作伙伴”,这也标志着双方将持续进行长期合作,共同推进下一代SoC和3DIC设计。今年台积公司授予新思科技的OIP年度合作伙伴奖项主要围绕Interface IP、4nm设计基础设施联合开发以及3DFabric设计解决方案联合开发。

新思科技携手GF推出业界首个22FDX汽车参考流程,加速云上创新

GlobalFoundries联合新思科技近日宣布,GF已在其22FDX工艺中认证了新思科技基于Amazon Web Services(AWS)的参考流程和汽车参考流程,双方共同推出的工艺设计套件和经认证参考流程可加速高性能汽车、边缘人工智能和5G SoC的开发

提前两月!新思科技功能安全验证解决方案助力RISC-V处理器IP通过ASIL D认证

凭借新思科技的Z01X功能安全验证解决方案,NSITEXE 的DR1000C并行处理器IP比预期提前两个月通过了ISO 26262汽车安全完整性等级(ASIL)D级认证,进一步佐证了新思科技在功能安全验证领域的领先地位。借助新思科技Z01X的速度和容量,NSITEXE现已推出业界首款通过ISO 26262 ASIL D级认证的矢量扩展RISC-V处理器,符合安全关键应用(如汽车)的最高功能安全标准。

原文标题:11月芯闻集锦,精彩别错过

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

审核编辑:彭菁
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 处理器
    +关注

    关注

    68

    文章

    18269

    浏览量

    222118
  • 芯片
    +关注

    关注

    447

    文章

    47775

    浏览量

    409080
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50065

原文标题:11月芯闻集锦,精彩别错过

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案

    本土RISC-V CPU IP领军企业——芯来科技正式发布基于RISC-V处理器的HSM子系统解决方案,提供专业有效的信息
    的头像 发表于 03-11 11:01 418次阅读
    芯来科技正式发布基于<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>的HSM子系统<b class='flag-5'>解决方案</b>

    RISC-V处理器对应什么开发环境?

    RISC-V处理器是开源的,那开发环境需要厂商自己开发还是沿用传统的开发环境呢?比如keil
    发表于 01-13 19:18

    Andes晶心科技与WITTENSTEIN合作建构RISC-V处理器安全解决方案

    systems建立合作伙伴关系。此次合作旨在协助开发人员利用功能安全认证处理器核 AndesCore N25F-SE和D25F-SE等RISC-V
    的头像 发表于 12-13 10:10 335次阅读

    256核!赛昉发布全新RISC-V众核子系统IP平台

    表示 :“越来越多的客户认可RISC-V在高性能领域的价值,高性能内核和互联总线技术是设计高性能芯片的关键,通过掌握这些核心技术,赛昉科技能为客户提供更完整高效的IP平台解决方案。我们
    发表于 11-29 13:37

    思科技重磅发布全新RISC-V处理器系列扩大ARC IP组合

    思科技全新32位和64位ARC-V处理器IP建立在其数十年的处理器开发经验之上,为设计者提供更广泛的RISC-V
    的头像 发表于 11-10 12:50 430次阅读

    思科技重磅发布全新RISC-V处理器系列,进一步扩大ARC处理器IP组合

    空间; 经验证且成熟的新思科技MetaWare软件开发工具链能够帮助软件工程师基于新思科技ARC-V处理器IP高效开发高度优化的软件代码;
    发表于 11-10 10:59 714次阅读

    思尔芯原型验证助力香山RISC-V处理器迭代加速

    2023年10月19日,思尔芯(S2C)宣布北京开源芯片研究院(简称“开芯院”)在其历代“香山”RISC-V处理器开发中采用了思尔芯的芯神瞳VU19P原型验证系统,不仅加速了产品迭代,还助力
    的头像 发表于 10-25 08:24 334次阅读
    思尔芯原型<b class='flag-5'>验证</b><b class='flag-5'>助力</b>香山<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b>迭代加速

    思尔芯原型验证助力香山RISC-V处理器迭代加速

    2023年10月19日, 思尔芯(S2C) 宣布 北京开源芯片研究院(简称“开芯院”) 在其历代“香山” RISC-V 处理器开发中采用了思尔芯的 芯神瞳 VU19P 原型验证系统
    的头像 发表于 10-24 16:28 346次阅读

    芯来科技NA车规系列RISC-V处理器IP正式发布

    芯来科技作为一家专注于RISC-V开放架构CPU IP及相关解决方案的公司, 一直在功能安全处理器
    的头像 发表于 08-18 08:10 1160次阅读
    芯来科技NA车规系列<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b><b class='flag-5'>IP</b>正式发布

    Codasip的系列RISC-V处理器助力RISC-V生态建设

    的客户现在可以根据同一授权协议和合同去购买一系列精选的SmartDV外设IP的授权。这一合作伙伴关系支持使用Codasip RISC-V处理器的芯片设计人员,通过使用已
    的头像 发表于 07-03 16:13 491次阅读

    基于形式验证的高效RISC-V处理器验证方法

    随着RISC-V处理器的快速发展,如何保证其正确性成为了一个重要的问题。传统的测试方法只能覆盖一部分错误情况,而且无法完全保证处理器的正确性。因此,基于形式验证的方法成为了一个非常有前
    的头像 发表于 06-02 10:35 1017次阅读

    基于形式验证的高效RISC-V处理器验证方法

    转型RISC-V,大家才发现处理器验证绝非易事。新标准由于其新颖和灵活性而带来的新功能会在无意中产生规范和设计漏洞,因此处理器
    的头像 发表于 06-01 09:07 397次阅读
    基于形式<b class='flag-5'>验证</b>的高效<b class='flag-5'>RISC-V</b><b class='flag-5'>处理器</b><b class='flag-5'>验证</b>方法

    RISC-V,正在摆脱低端

    速,尤其是在涉及新兴和快速开发的AI解决方案时。 Tenstorrent目前有五种不同的RISC-V CPU核心IP——具有2/3/4/6/8位解码,用于其自己的处理器或许可给感兴趣的
    发表于 05-30 14:11

    RISC-V IP对车规功能安全的追求

    IP厂商本身在符合ISO26262规范设计的同时,也会在通过认证后,把诊断分析表格和安全手册之类的资料交给授权方,从而减少他们设计芯片取得ISO26262
    的头像 发表于 05-29 01:20 1487次阅读

    RISC-V入云!赛昉科技联合中国电信完成首个RISC-V云原生轻量级虚拟机验证

    近日, 中国电信研究院成功研发业界首个支持RISC-V的云原生轻量级虚拟机TeleVM,并联合赛昉科技在高性能RISC-V CPU IP——昉·天枢上完成了软硬件协同测试验证。 测试结
    发表于 05-11 14:08