大家都知道锁相环很重要，它是基石，锁相环决定了收发系统的基础指标，那么如此重要的锁相环选型原则有哪些呢？
2023-08-01 09:37:05
1523 
12.5G的锁相环是我们系统中必不可少的一个重要频率发生器！po主最近有看到一篇关于12.5G的锁相环设计调试的经验分享，颇有收获~好东西就要让大家都知道！现将原文分享给大家，希望对各位的设计有
2018-08-15 06:20:06
锁相环仿真，可以参考一下！
2012-08-13 09:11:17
问一下大家，labview的锁相环怎么设计，我不知道怎么设计NCO，计算频率控制字的时候需要系统时钟频率，但是这个不知道怎么弄，大家有知道的吗，帮一下忙，谢谢！
2017-06-20 10:36:08
我在用ADF4001和一个VCO芯片MAX2606做80M-120M的频率合成器。VCO芯片测试是正常的，但锁相环一直在失锁状态，电荷泵的输出一直是个很小的直流。在MAXOUT观察R、N分频的输出
2019-01-18 13:05:51
要实现锁相环的基本原理及工作状态，如何编写程序呢？
2014-06-11 21:33:38
请问锁相环仿真用什么软件好，我们需要用到ADF4110VOC选择MAX2606
2016-06-27 15:57:53
请问在电子电路中锁相环和鉴相器的电路结构是什么样的？它是如何实现此电路功能的？可否详细解释一下？
2024-02-29 22:34:45
的三相电压，输出是锁住的相角，如果接对称的三相电压，那么输出的电压相角就是a相的相角，打开输出波形，可以看到，输出的相角以0.02s为周期，大小从0变到360°。2、锁相环的基本结构锁相环通常由鉴相器
2015-01-04 22:57:15
我用msp430和adf4106加一个vco 和环路滤波做了一个锁相环，但频率漂到其他地方了！请大神解决
2016-01-20 15:07:57
听说锁相环可以倍频，倍频时输入输出频率都不一样，如何锁相呢？
2023-04-24 10:14:34
ADI是高性能模拟器件供应商，在锁相环领域已有十多的的设计经验。到目前为止，ADI的ADF系列锁相环产品所能综合的频率可达8GHz，几乎能够涵盖目前所有无线通信系统的频段。ADF系列PLL频率合成器
2018-11-06 09:03:16
锁相环控制频率的原理锁相环频率自动跟踪-------用锁相环可以确保工作在想要的频率点上如何理解以下两段话？鉴相器是相位比较装置， 它把输入信号和压控振荡器的输出信号的相位进行比较， 产生对应
2022-06-22 19:16:46
对于锁相环部分一直有个疑问：1）鉴相器是根据输入信号和输出信号的相位差来输出一个电压，通过LP后，控制压控振荡器的频率输出2）假如输入鉴相器的频率不同，那么电路是如何根据相位差来判断频率之间的差值呢？也就是相位差与频率差之间的关系是怎样的？ 有木有相关的资料可以参考？或是请大牛们解释下，多谢啦
2017-07-27 09:03:46
有没有人做过鉴频鉴相器的仿真？
2014-08-14 20:31:18
本帖最后由 gk320830 于 2015-3-7 20:18 编辑
锁相环的原理,特性与分析所谓锁相环路，实际是指自动相位控制电路（APC），它是利用两个电信号的相位误差，通过环路自身调整作用，实现频率准确跟踪的系统，称该系统为锁相环路，简称环路，通常用PLL 表示。
2008-08-15 13:18:46
电荷泵锁相环的基本原理是什么？电荷泵锁相环的噪声模型与相位噪声特性是什么？电荷泵锁相环的相位噪声与环路带宽关系是什么？
2021-06-07 06:57:53
本帖最后由 zhihuizhou 于 2011-12-21 17:43 编辑
锁相环PLL原理与应用 第一部分：锁相环基本原理 一、锁相环基本组成 二、鉴相器(PD) 三
2011-12-21 17:35:00
那个对讲机的锁相环的程序怎么写？是基于STM32单片机的，锁相环芯片使用的是LMX2337
2014-04-09 08:18:49
概述：TLC2932是德州仪器公司出品的一款锁相环电路（PLL）芯片，它由压控振荡器和以沿触发方式工作的鉴相器(PFD：phflse frequency deteclor)组成。
2021-04-08 07:48:53
当锁相环达到锁定状态时，VCO输出频率与参考频率相等（假设没有分频），那么它们的相位是不是相等呢？还是保持恒定的相位差呢？如果是相位相等，那么是怎么使它们的初相相等的呢？如果是保持恒定的相位差，那么
2023-04-24 11:32:51
本人在进在做锁相环的仿真，进行频率跟踪的用的，可是怎么做都放不出波形，可有会仿真锁相环的？
2014-06-23 11:14:38
难道说鉴相器也有鉴频的功能吗？假设初始状态我的参考频率和vco的自由震荡频率不一样，电路是怎样达到使频率相等的平衡状态的呢，我觉的不太好理解，因为这是2个不同频率的信号输入鉴相器，这怎么比较相位差啊。。
求高手指点一下
2023-04-24 10:33:47
锁相环使两个波型相位相同， 当上电时有时两个波相位相同，有时不同是什么原因？急需要答案
2016-03-16 20:57:29
频率合成器的主要性能指标锁相环频率合成器原理锁相环频率合成器捕捉过程的分析与仿真
2021-04-22 06:27:35
输入并行输入数据编程的双模锁相环频率合成器，该芯片内含参考频率振荡器、可供用户选择的参考分频器(分频比为8，64，128，256，512，1 024，1 160，2 048)，双端输出的数字鉴相器
2010-03-16 10:59:24
如题，AD9957的锁相环一直失锁，不用锁相环输出点频信号时正常的，用了锁相环后，PLL_LOCK信号一直为低，sync_clk输出信号也不是稳定的周期信号，环路滤波器的值有点误差，因为现有的器件没有那么精确的电容电阻值，问下锁相环的控制除了控制CFR3之外还有别的要注意的么？
2018-12-10 09:30:24
资料下载。希望大家喜欢哦！ 本讲义涉及以下主题内容五种类型的频率合成什么是时钟？ 常用频率是多少？锁相环(PLL)基本模型鉴频鉴相器(PFD) 驱动电荷泵(CP)数字PLL框图 —— 分频器PLL中输入
2018-10-26 09:16:36
锁相有何意义？CD4046的工作原理是什么？CD4046锁相环有什么应用？
2021-05-27 07:07:38
求助，CD4046锁相环的参数要怎么设计呀？我设计的时候是根据datasheet设计的，可是用protues仿真的时候，在中心频率也入不了锁，引脚1输出总是一高一低，然后把输入信号的电压调大后，不管
2020-10-11 13:02:47
`EV1HMC3716LP4数字鉴频鉴相器产品介绍EV1HMC3716LP4询价热线EV1HMC3716LP4现货EV1HMC3716LP4代理王先生***深圳市首质诚科技有限公司
2019-05-19 11:59:10
`HMC3716LP4E数字鉴频鉴相器产品介绍 产品名称：数字鉴频鉴相器 HMC3716LP4E特征 超低SSB相位噪底：-153dBc/Hz（10kHz偏置时，100MHz）集成输出电阻改善输入
2019-05-19 11:44:33
LabVIEW锁相环（PLL） 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环
2022-05-31 19:58:27
在使用K60的过程中发现自己pllinit（）不清楚，才发觉自己锁相环的概念还不懂，so，赶紧补补……锁相环（PLL: Phase-locked loops）是一种利用反馈（Feedback）控制
2021-11-04 08:57:18
PLL(锁相环)电路原理是什么？
2022-01-21 07:03:37
`可编程锁相环（PLL）解决方案有多种尺寸和类型可供选择。 PLL以整数N或小数N形式提供同时根据带宽利用无源或有源环路滤波器。 可以通过3线串行接口对其进行快速编程同时提供非常低的杂散抑制和较小
2021-04-03 17:00:58
信号源的任何应用的理想选择，并且利用微带或陶瓷谐振器拓扑结构可提供出色的相位噪声性能。测试仪器雷达系统SFS10500H-LF锁相环SFS10625H-LF锁相环SFS10640H-LF锁相环
2021-04-03 17:05:46
labview虚拟锁相环的跟踪锁定时间过长，请问有什么办法可以解决这个问题
2011-05-17 19:03:34
哪位可以提供一下mc1496用于锁相环鉴相器的电路实例？数据手册偏偏在这地方没有给具体的电路。
2011-04-05 14:37:12
前辈们你们好，我是在校学生在做锁相环鉴频仿真实验，但是无法得到好的结果，请问前辈们可以指导一下么？谢谢！
2020-06-01 10:20:04
（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示。图2中有一个在
2019-10-02 08:30:00
使用ADIsimPLL（ADI公司内部PLL电路仿真器）来演示不同电路性能参数。基本配置：时钟净化电路锁相环的最基本配置是将参考信号(FREF)的相位与可调反馈信号(RFIN)F0的相位进行比较，如图1所示
2019-01-28 16:02:54
采用后向Euler数值积分法实现二阶锁相环的一个仿真模型，对二阶锁相环进行仿真，那位大侠做过？可以参考下原代码不？
2012-05-28 17:21:05
应用中的疑问：1、传输线为2～5米，产生的附加抖动易引起锁相环失锁吗？锁相环对输入信号的抖动范围有要求吗？为保证输出的200MHz时钟稳定，锁相环对输入的时钟信号有什么具体的要求？2、在锁定的状态下，若
2018-09-18 11:14:35
类型，前者用于同步鉴相器作平衡式鉴频解调，后者用于差分峰值鉴频器作差动微分式鉴频解调。德键调频音频窄带型JTCV10.7M系列贴片鉴频器，搭配多种IC应用于FM程序检验，转换频率为有用的音频信号。 调频
2013-12-17 17:58:19
。传统的锁相环各个部件都是由模拟电路实现的，一般包括鉴相器(PD)、环路滤波器(LF)、压控振荡器(VCO)三个环路基本部件。 随着数字技术的发展，全数字锁相环ADPLL(AllDigital
2010-03-16 10:56:10
=rgb(0, 66, 118) !important] 锁相环电路主要用于分频倍频，频率合成，解码… 该电路利用VOC的锁定工作，有良好的特性及抗干扰性能。 鉴相器是个相位比较装置。它把输入信号
2019-03-17 06:00:00
现在使用了ADI公司的一款芯片设计一个可以产生固定频率的锁相环。在调整环路滤波中的电阻电容值时，也要保证相位裕度在45-60这个范围。现在调整的相噪无法达到客户的要求。先寻一个调试的思路
2017-07-19 18:18:34
有没有大神有用Verilog代码写的数字锁相环程序呀，求 。谢谢
2017-07-05 22:54:56
小弟需要对正弦信号进行锁相，就是锁相环的输入输出都是正弦信号，有合适的芯片吗？最好给点资料，小弟急需！！还有芯片要可以外接倍频单元。在此谢过了！！！
2011-03-13 09:46:00
0 引言众所周知锁相环的环路带宽以内的相位噪声主要由晶体振荡器经过倍频恶化后的相位噪声与鉴相器引入的相位噪声共同决定。对于环路带宽以外的相位噪声则主要由VCO的相位噪声和鉴相器引入的噪声基底恶化共同
2019-06-20 08:09:50
稳定性有较大的影响。 环路中采用CMOS鉴频鉴相器。光电耦合器产生的方波信号的频率与电机转速成正比，它与输入参考信号u1(ω1)的频率进行鉴频与鉴相。当锁相环路锁定之后，电机的转速可稳定在设定值上
2011-07-13 17:08:51
一、内容继续无霍尔的学习，根据原理及仿真，了解相关原理和实现方法。二、知识点1.基于锁相环的转子位置估计反正切函数的转子位置估算由于是根据估算的扩展反电动势进行计算的，但是由于滑模控制在滑动模态下
2021-08-27 06:54:13
本文由锁相环频率合成器的基本工作原理入手，介绍基于锁相环芯片ADF4106的工作特性，并结合环路滤波器、压控振荡器和射频通路设计出一种输出频率为2GHz的频率合成器，并经过印制板加工及测试，验证
2018-09-06 14:32:13
HDL硬件描述语言对优化前后的算法进行了编码实现。仿真和实验结果表明，优化后的数字三相锁相环大大节省了FPGA的资源，并能快速、准确地锁定相位，具有良好的性能。关键词：FPGA；三相锁相环；乘法复用；CORDIC
2019-06-27 07:02:23
0引言锁相环广泛应用于如电能质量分析、电力系统保护、并网变换器以及无功补偿等现代工业控制领域。已有研究人员对单dq坐标系三相锁相环算法进行了分析,通过对电压矢量的坐标变换及PI控制,实现理想电压工况
2021-09-06 09:24:01
相乘积鉴频、脉冲均值鉴频，这些鉴频器易于集成，但移相乘积鉴频器内部噪声较大，脉冲均值鉴频器线性好、频带宽，但中心频率范围较低；c．锁相环鉴频，它是利用现代锁相技术来实现鉴频的方法，具有工作稳定、失真小、信噪比高等优点，所以被广泛应用在通信电路系统中。
2019-07-15 06:22:19
锁相环系统是什么工作原理？传统电荷泵电路存在的不理想因素有哪些？设计一种高性能CMOS电荷泵锁相环电路
2021-04-09 06:38:45
全数字锁相环由那几部分组成？数字锁相环的原理是什么？如何采用VHDL实现全数字锁相环电路的设计？
2021-05-07 06:14:44
相同的方法用lead产生一个dec信号，用lag信号产生一个inc信号。至此，整个数字锁相环已经设计完毕。步骤中提到的计数器就相当于积分，phase的作用就是完成鉴相，第10步也就是一些有关数字锁相环的书籍
2012-01-12 15:29:12
fpga中的用锁相环产生时钟信号相比于用计数器进行分频有哪些优点，看fpga中锁相环的结构，其前期的输入信号和后期的输出信号不也是通过计数器进行分频实现的吗
2014-10-06 10:46:05
锁相鉴频器的工作原理是什么？模拟锁相环NE564的结构与特点是什么？模拟锁相环NE564在FM解调电路中的应用是什么？
2021-05-31 06:09:48
模拟锁相环与数字锁相环的主要区别在哪里？
2023-04-24 10:48:52
频率源可以说是一个通信系统的心脏，心脏的好坏很大程度上决定着一个机体的健康状况，而锁相环又是频率源的主要组成部分，因此性能优异的锁相环芯片对于通信系统来说是非常重要的。锁相环的相位噪声对电子设备
2019-06-25 06:22:21
本文介绍了电荷泵锁相环电路锁定检测的基本原理，通过分析影响锁相环数字锁定电路的关键因子，推导出相位误差的计算公式。并以CDCE72010 为例子，通过实验验证了不合理的电路设计或外围电路参数是如何影响电荷泵锁相环芯片数字锁定指示的准确性。
2021-04-20 06:00:37
一般经典的锁相环推导公式中鉴相器的鉴相灵敏度都是v/rad，那ADF4153的输出时电荷泵的电流，它和经典的鉴相器灵敏度之间有什么关系?该怎么计算它的鉴相器灵敏度？
2018-11-06 09:02:53
工程师您好：ADF4351内部集成VCO振荡器，如果结合外部环路滤波器和外部参考时钟频率能构成数字锁相环吗？如果不能是不是因为ADF4351内部没有鉴相器，如果我想做数字锁相环还要和ADF4002合用吗？能实现位同步吗？期待您们的答复！
2018-09-14 14:23:29
怎么设计一种用于多路输出时钟缓冲器中的锁相环？锁相环主要结构包括哪些？
2021-04-20 06:27:26
软件锁相环的基本模型软件锁相环的数学模型多速率条件下的软件锁相环软件锁相环的DSP实现
2021-04-21 07:22:49
我刚接触锁相环没多长时间,最近想使用ADF4106搭建一个双环锁相环,我阅读的资料都没有说主环路环路滤波器参数计算问题,我想咨询专家ADIsimPLL是否可以仿真计算双环锁相环,如果可以具体怎么考虑,如果可以告诉我一些主环路环路带宽的知识就更好了.
2019-03-07 10:34:03
音频锁相环相关资料集很多好资料哦！ [hide]音频锁相环相关资料等.rar[/hide]
2009-12-04 11:43:03
本文针对一款应用于大规模集成电路的CMOS高频锁相环时钟发生器，提出了一种可行的测试方案，重点讲述了锁相环的输出频率和锁定时间参数的测试，给出了具体的测试电路和测试方法。对于应用在大规模电路系统中的锁相环模块，该测试方案既可用于锁相环的性能评测，也可用于锁相环的生产测试。
2021-04-21 06:28:15
本文探讨鉴频鉴相器（PFD）设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构，在保证死区为零的前提下，兼顾功耗和速度性
2010-08-04 11:39:23
42 MAX9382在锁相环中的应用
该应用笔记讨论了鉴频鉴相器的指标对锁相环(PLL)死区及抖动性能的影响。在使用电荷泵环路滤波的PLL设计中，通过产生具有最小脉宽的鉴相输
2010-01-11 17:54:061009 
一种基于bang_bang鉴频鉴相器的全数字锁相环设计_陈原聪
2017-01-07 20:49:2711 低杂散锁相环中鉴频鉴相器与电荷泵的设计_李森
2017-01-07 22:14:033 目前，锁相环大都采用经典的结构，虽然也能满足工业使用需求，但随着现代电子技术的发展，对于锁相环性能的要求越来越高，高频率、宽带宽、低功耗、低电压、低抖动、高稳定性等指标已成为人们研究锁相环的侧重点
2017-12-06 11:39:320 本应用笔记讨论了影响锁相环（PLL）死区和抖动性能的鉴频鉴相器特性。在采用电荷泵环路滤波器设计的PLL中，提供最短持续时间的鉴相器输出脉冲几乎消除了PLL死区行为和相关锁相环抖动。
2023-02-23 17:52:07657 
电子发烧友App
工商网监
评论