请问做为slave的AD2428是如何还原出来BCLK,FS的？
我现在有个设计使用的AD2428, 做为middle Slave node.通过TDM连接到DSP上。 TDM BCLK, FS都是有AD2428提供，我想详细了解下做为slave的AD2428是如何还原出来BCLK,FS的，还有芯片内部的PLL功能。 谢谢~~
zhuzb0754
2023-11-28 06:58:53
请问从模式PCM的fs和bclk应该怎么设置？
请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对
英雄孤寂
2023-08-21 06:20:32
请问从模式PCM的fs和bclk应该怎么设置？
请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对
lingjianghui
2023-06-13 06:22:30
请问从模式PCM的fs和bclk应该怎么设置？
请问从模式PCM的fs和bclk应该怎么设置。我自己理解8k的采样率8bit的数据，bclk应该是8*8000=64k，然后根据采样定理bclk应该设置成32khz不知道对不对
站长2014
2023-06-28 08:22:57
i.MX RT600 BCLK受干扰影响WS频率解决方案
客户使用i.MX RT600 I2S产生2通道的I2S波形，配置希望输出I2S波形： 48Khz 采样率，32bit, 2通道， BCLK输出3.072Mhz。 测试发现现象很奇怪，如果BCLK连接
2023-09-14 08:55:01
请问数字功放的MCLK可以用BCLK来代替是什么原理？
请教一下，有的数字功放的MCLK可以用BCLK来代替，想知道是什么原理，为什么可以替代，会有什么影响吗？
fyweyrwes
2019-08-06 07:38:30
SAI_TX_BCLK这个管脚意思就只能选择其中的一种功能是吗？
SAI_TX_BCLK 这个管脚意思就只能选择其中的一种功能是吗？复用的。
h1654155275.6372
2021-12-31 06:01:55
为什么TAS1020B+AIC3256，I2S接口BCLK、WCLK没有信号？
的MCLK、WCLK、BCLK应该都是TAS1020B来发送的吧，查了论坛里相关的帖子，说是TAS1020B一直在发送BCLK和WCLK，可是为什么我们的板子上，这两个信号没有呢？MCLK是一直都有的，但因
aslkmdsa
2019-08-01 10:09:22
分享一种Audio codec时钟源从BCLK1获取的方法
1、Audio codec时钟源从BCLK1获取 Platform： RK3399 OS： Android 7.1 Kernel： v4.4.83 需求： 默认codec的clock
dfgsdf
2022-11-15 17:36:45
请问PCM1794A的外部时钟（芯片）该怎么选型?
专家好,如题： 请问PCM1794A的外部时钟（芯片）如何选型?数据表中建议使用 PLL170x的时钟芯片，我阅读后发现似乎不能支持到 192khz, 是这样的么？ 如果可以用，是否要同步输出
xia534228
2019-08-16 10:47:25
如何配置SAI2 (imx8qm) 的时钟，使其在[ESA1_SCKT] SAI2_RXC (BALL AY10)上作为BCLK输出？
如何配置 SAI2 (imx8qm) 的时钟，使其在 [ESA1_SCKT] SAI2_RXC (BALL AY10) 上作为 BCLK 输出？DTB 文件条目？我使用 [ESA1_TX1
预言者J
2023-03-15 08:19:00
详解I2S时序
01 整体概括 最近调试了一款音频采集芯片wm8731，包含两路音频输入（ADC）和一路音频输出（DAC），音频芯片与主控芯片通过I2S接口传输ADC采集的数据和DAC驱动数据。 本文简要讲解一下
2024-11-26 17:16:48
求助，关于ADSP-21479 TDM8通道上电同步问题
、21479配置DAI SRU直接将1466过来的BCLK、FSYNC引脚信号内部分别路由到 ADC和AMP芯片对应的BCLK、FSYNC引脚上。 调试发现以下问题： 有时候系统上电，21479虽然能采集到
deco_89
2023-11-28 06:00:25
通过同一I2S端口同时通过TX部分和RX部分控制ADC和DAC，如何正确配置I2S？
如果我想通过同一 I2S 端口同时通过 TX 部分和 RX 部分控制 ADC 和 DAC，如何正确配置 I2S？据我了解，当MCU工作在主机模式时，TX_BCLK/SYNC/DATA/MCLK
华强一条街
2023-03-21 08:20:05
ESP32 I2S连接ES8156的问题求解
ESP32-PICO D4 芯片ESP-IDF 4.3 - RC我们在一款ESP32硬件产品中用到了 ES8156, 由于ESP32 端 GPIO 紧张，所以希望 MCLK 不占用 ESP32
dfasda
2023-03-09 08:25:32
采用FPGA实现音频编解码芯片接口
数据格式传输如图3：左对齐格式时，MSB在BCLK的第一个上升沿有效，紧接着是一个ADCLRC或DACLRC传输。 3 WM8731芯片驱动的FPGA设计 3.1 驱动器的总体设计方案 本文设计驱动器在
aaa2412
2019-05-22 05:01:13
IMX8Nano内核5.15.5上SAI接口的时钟问题求解
我们正在调查 IMX8Nano 内核 5.15.5 上 SAI 接口的时钟问题当音频流首次启动时，我们看到 mclk、bclk 和 sync 都变高并具有正确的值。当流停止时，我们看到所有时钟值都被
bluepink
2023-03-15 06:47:27
ADAU1761 DAC输出只有噪音是为什么？
我在使用PYNQ-Z2开发板上的ADAU1761芯片实现锯齿波的输出，通过ZYNQ-7020驱动，ADAU1761作为I2S的从机，输入MCLK是12.5MHz，BCLK3MHz，LRCLK 48.5KHz。在我对DAC输入锯齿波的信号时，只能从耳机听到类似于白噪声的声音。求高手指点！
王伟01
2023-11-28 07:55:56
I2S 和 PCM 转换问题
目前有一个需求，需要将音频 PCM接口 转化为 I2S 接口，在阅读资料后，想通过硬件电路，将PCM直接转化 为I2S。PCM 波形 ：我想直接对PCM 的四个线路，BCLK , SYNC
AnQiy
2022-10-11 18:28:31
请问TLV320AIC芯片音频采集应该怎么配置芯片？
信号，DIN一直为高电平。请问实现声音的采集应该怎么配置芯片？还有那三个时钟（BCLK，LRCK，MCLK）应该怎么设置？以下是我的芯片配置：（配置芯片的时序是没问题的）always @ (count2
hwjj940056201
2019-08-13 09:13:45
dsPIC33EP512GM710的引脚图中缺少PMP引脚PMA13
我正在使用DSPIC33 EP512GM710进行一个项目。在数据表的第7页是芯片的引脚。除了PMA13以外，我可以找到所有的PMA管脚。我想它可能在引脚34上，但没有明确说明。我认为有两个原因。1
dannyxu
2020-03-24 10:42:28
是否从adc音频编解码器得到了正确的数据
嗨，我是新手，我试过用dspic33f控制器的样例代码。我获得了一些数据，但是我不知道我是否从adc音频编解码器得到了正确的数据。设置是BCLK-48kHz，LRCLK-1.53MHz，16位帧格式
adolclistin
2020-04-08 09:06:44
以AD1836中的D/A为例介绍I2S接口设计
，它既规定了硬件接口规范，也规定了数字音频数据的格式。I2S有三个主要的信号：(1)串行时钟BCLK，也叫位时钟，即对应于数字音频的每一位数据，BCLK都有一个脉冲。BCLK的频率=2×采样率×采样位数
阿花不花
2019-06-20 05:00:04
工商网监
