专题用74ls138译码器

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

基础的电子类资料，电子工程师必备文档，快来学习吧

基于8051的Proteus仿真-74LS138译码器应用

基础的电子类资料，电子工程师必备文档，快来下载学习吧

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include #include void

本文档的主要内容详细介绍的是74LS138译码器的Multisim仿真实例电路图免费下载。

　　74LS138的逻辑功能 　　三个译码输入端(又称地址输入端)A2、A1、A0，八个译码输出端 ，以及三个控制端(又称使能端) 、 、 。 　　、 ， 是译码器的控制输入端，当

本文档的主要内容详细介绍的是74LS138译码器的应用程序和电路图免费下载。

74LS138译码器应用--基于8051+Proteus仿真

本文档的主要内容详细介绍的是74LS138译码器应用的仿真电路图免费下载。

74LS138介绍，关于138译码器的引脚，内部结构以及其工作时的情况

51单片机：74LS138译码实验一、实验内容通过单片机P1.2P1.0控制74LS138译码器的使能及译码输入端口，控制其译码输出端口（Y7Y0）。（74LS138译码单元C、B、A分别连接P1.2、P1.1、P1.0。）把译码输出端口Y7Y0连接到L7L0八位LED电平指示输入端口，验证74LS138的逻辑译码功能。二、仿真图三、代码C语言实现：在这里插入代码片```#include <reg52.h>#include <intrins.h&

138译码器的设置目的是为了实现IO复用，单片机上IO资源紧张，挂载的外设较多，为了解决这一矛盾，引入了138译码器单个138译码器能够利用3个IO实现8路选择（在逻辑上相当于扩展了5个IO），比赛专用开发板上138的连接方式如下：左端输入ABC接单片机的P25、P26、P27，输出Y0~Y7分别对应不同的外设，通过ABC三位不同组合可以对应到Y0~Y7八种输出状态，从而选中不同输出通道所...

本资料有74ls138真值表_74ls138功能表。

54LS138/DM54LS138/DM74LS138,54LS139/DM54LS139/DM74LS139Decoders/DemultiplexersGeneral DescriptionThese Schottky-clamped circuits are designed to be used inhigh-performance memory-decoding or data-routing applications,

基于AT89C51单片机74LS138译码器应用Proteus仿真及程序

74LS138英文手册，感兴趣的小伙伴们可以瞧一瞧。

74LS138 datashee—英版数据手册，感兴趣的可以看看哦。

74HC138译码器1. 介绍在设计单片机电路的时候，单片机的IO口数量是有限的，有时并满足不了我们的设计需求，因此为了控制更多的器件，就需要使用一些外围的数字芯片进行引脚扩展。常用的是74HC138，也叫38译码器。2. 工作原理38译码器，从名字来分析就是把3种输入状态翻译成8种输出状态。对于数字器件的引脚，如果一个引脚输入的时候，有 0 和 1 两种状态；对于两个引脚输入的时候，就会有 00、01、10、11 这四种状态了，那么对于 3 个输入的时候，就会出现 8 种状态了，真值表如下图所示

E3上面没有一横，表示是高电平有效E1上面有一横，表示是低电平有效E1上划线：这个信号为高电平（H）的时候，不管其他使能信号和输入信号是多少（这里用X表示），将会把输出信号全部置为H（高电平）换言之，E1信号无效的时候，输出为1（没有输出）E2上划线：这个信号为高电平（H）的时候，不管其他使能信号和输入信号是多少（这里用X表示），将会把输出信号全部置为H（高电平）换言之，E2信号无效的时候，输出为1（没有输出）E3无划线：这个信号为低电平（L）的时候，...

74HC138；74HCT138是一种高速硅栅CMOS器件，与低功耗肖特基TTL（LSTTL）引脚兼容。74HC138；74HCT138解码器接受三个二进制加权地址输入（A0、A1和A3），当启用时，提供8个互斥的有源低输出（Y0到Y7）。74HC138；74HCT138有三个使能输入：两个有效低电平（E1和E2）和一个有效高电平（E3）。除非E1和E2低电平和E3高电平，否则每个输出都是高电平。这种多功能使74HC138；74HCT138能够简单地并行扩展到32位中的1位（5行到32行）解码器，只需4个74HC138；74HCT138集成电路和一个逆

74LS138中文资料

74LS138为3线－8线译码器，共有54/74S138和54/74LS138两种线路结构型式，其74LS138工作原理如下： 　　当一个选通端（G1）为高电平，另两个选通端（/（G2A）和/（G2B））为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。

常用译码器芯片、推荐，非常实用

以前寫論文收集的一些資料，學習單片機、C語言的好資料！！！！

设计一个虚拟3-8译码器，实现138译码器的功能！急急急{:soso_e183:}

[蓝桥杯-138译码器和74hc573锁存器的关系]一、点亮开发板上的一个小灯（一）M74HC573的使能端—>Y4C端开启—>Y4端被138译码器选中—>P25/P26/P27三端输入控制#include "STC15F2K60S2.h"typedef unsigned int uint;typedef unsigned char uchar;void main(){ P2 = 0xA0; P0 = 0X00; //选中Y5C,关闭

本软件内容为 电子工程师DIY：LED立方 中用到的74译码器的相关资料：74译码器数据表

基础的电子类资料，电子工程师必备文档，快来学习吧

verilog编程历程大礼包材料，有兴趣的同学可以下载学习

[蓝桥杯-138译码器和74hc573锁存器的关系]一、点亮开发板上的一个小灯（一）M74HC573的使能端—>Y4C端开启—>Y4端被138译码器选中—>P25/P26/P27三端输入控制#include "STC15F2K60S2.h"typedef unsigned int uint;typedef unsigned char uchar;void main(){P2 = 0xA0;P0 = 0X00;//选中Y5C,关闭蜂鸣器P2 = 0X80

E3上面没有一横，表示是高电平有效E1上面有一横，表示是低电平有效E1上划线：这个信号为高电平（H）的时候，不管其他使能信号和输入信号是多少（这里用X表示），将会把输出信号全部置为H（高电平）换言之，E1信号无效的时候，输出为1（没有输出）E2上划线：这个信号为高电平（H）的时候，不管其他使能信号和输入信号是多少（这里用X表示），将会把输出信号全部置为H（高电平）换言之，E2信号无效的时候，输出为1（没有输出）E3无划线：这个信

在我们设计单片机电路的时候，单片机的 IO 口数量是有限的，有时并满足不了我们的设计需求，比如我们的 STC89C52 一共有 32 个 IO 口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如 74HC138这个三八译码器，图 3-15 是 74HC138 在我们原理图上的一个应用。

#include<reg51.h>#define uchar unsigned char#define uint unsigned intsbit EXT0_interrupt = P3^2;sbit EXT1_interrupt = P3^3;void _74HC154();void _74LS138();//延时函数 i=1时，大约延时10usvoid delay(uint ms){ uchar i; while(ms--) for(i=0;i<

　　概述D74HC138D 是一种三通道输入、八通道输出译码器，主要应用于消费类电子产品。

①简介74HC138芯片是一种三通道输入、八通道输出译码器，主要应用于消费类电子产品。（由于单片机I/O口资源有限，因此我们可以用它来实现I/O口的扩充）②管脚定义和说明③真值表(L：低电平 H：高电平 X：状态未定)E1、E2、E3是芯片使能控制端口，A0、A1、A2是芯片的数据输入端口，Y0-Y7是芯片的数据输出端口。通过真值表可以知道，只有当使能端口E1、E2为低电平（L）...

本文档的主要内容详细介绍的是74HC138八通道输出译码器的数据手册免费下载。

概述D74HC138D 是一种三通道输入、八通道输出译码器，主要应用于消费类电子产品。

该译码器采用先进的硅栅cmos工艺，非常适合于存储器地址解码或数据路由应用。该电路具有高抗噪性和低功耗的特点，通常与cmos电路相关，但其速度可与低功耗肖特基ttl逻辑相媲美。

该译码器采用先进的硅栅CMOS工艺，非常适合于存储器地址解码或数据路由应用。该电路具有高抗扰度和低功耗的特点，通常与CMOS电路相关，但其速度可与低功耗肖特基TTL逻辑相媲美。

本文档的主要内容详细介绍的是74LS47译码器的3D实验原理图免费下载。

74ls138引脚图 74HC138管脚图:74LS138 为3 线－8 线译码器，共有 54/74S138和 54/74LS138 两种线路结构型式，其工作原理如下： 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器用与非门组成的3线-8线译码器74LS1383线-8线译码器74LS138的功能表无论从逻辑图还是功能表我们都可以看到74LS138的八个输出引脚，任何时刻要么全为高电平1—芯片处于不工作状态，要么只有一个为低电平0，其余7个输出引脚全为高电平1。如果出现两个输出引脚同时为0的情况，说明该芯片已经损坏。当附加控制门的输出为高电平（S＝1）时，可由逻辑图写出由上式可以看出，同时又是这三个变量的全部最小项的译码输出，所以也把这种译码器叫做最小项译码器。71LS138有三个附加的控制端、和。当、时，输出为高电平（S＝1），译码器处于工作状态。否则，译码器被禁止，所有的输出端被封锁在高电平，如表3.3.5所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多篇连接起来以扩展译码器的功能。带控制输入端的译码器又是一个完整的数据分配器。在图3.3.8电路中如果把作 为“数据”输入端（同时），而将作为“地址”输入端，那么从送来的数据只能通过所指定的一根输出线送出去。这就不难理解为什么把叫做地址输入了。例如 当＝101时，门的输入端除了接至输出端的一个以外全是高电平，因此的数据以反码的形式从输出，而不会被送到其他任何一个输出端上。【例3.3.2】 试用两片3线-8线译码器74LS138组成4线-16线译码器，将输入的4位二进制代码译成16个独立的低电平信号。解：由图3.3.8可见，74LS138仅有3个地址输入端。如果想对4位二进制代码，只能利用一个附加控制端（当中的一个）作为第四个地址输入端。取第（1）片74LS138的和作为它的第四个地址输入端（同时令），取第（2）片的作为它的第四个地址输入端（同时令），取两片的、、，并将第（1）片的和接至，将第（2）片的接至，如图3.3.9所示，于是得到两片74LS138的输出分别为图3.3.9 用两片74LS138接成的4线－16线译码器式（3.3.8）表明时第（1）片74LS138工作而第（2）片74LS138禁 止，将的0000～0111这8个代码译成8个低电平信号。而式（3.3.9）表明时，第（2）片74LS138工作，第（1）片74LS138禁止，将 的1000～1111这8个代码译成8个低电平信号。这样就用两个3线－8线译码器扩展成一个4线－16线的译码器了。同理，也可一用两个带控制端的4线－16线译码器接成一个5线-32线译码器。例2． 74LS138 3－8译码器的各输入端的连接情况及第六脚（）输入信号A的波形如下图所示。试画出八个输出引脚的波形。解：由74LS138的功能表知，当（A为低电平段）译码器不工作，8个输出引脚全为高电平，当（A为高电平段）译码器处于工作状态。因所以其余7个引脚输出全为高电平，因此可知，在输入信号A的作用下，8个输出引脚的波形如下：即与A反相；其余各引脚的输出恒等于1（高电平）与A的波形无关。2.译码器译码器是组合电路的一部分。所谓译码,就是把代码的特定含义“翻译”出来的过程,而实现译码操作的电路称为译码器。译码器分成三类：（1）二进制译码器：如中规模2-4线译码器74LS139,3-8线译码器74LS138等。（2）二-十进制译码器：实现各种代码之间的转换,如BCD码-十进制译码器74LS145等。（3）显示译码器：用来驱动各种数字显示器,如共阴数码管译码驱动74LS48（或74LS248）共阳数码管译码驱动74LS47（或74LS247）等。2.译码器实验（1）将二进制2-4线译码器74LS139插入IC空插座中,管脚排列图见图13。输入端G、A、B接逻辑开关,输出端Y0、Y1、Y2、Y3 接LED发光二极管,接通电源,按表5输入各逻辑电平,观察输出结果并填入表4.6中。图13 74LS139管脚排列图 图14 74LS138管脚排列图表5 74LS139 2-4线译码器功能表输入输出GBAY0Y1Y2Y31 0 0 0 0x 0 0 1 1x 0 1 0 1注： 表中×为状态随意表6 74LS138 3线-8线译码器功能表输入输出使能选择Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7G1 G2C B Ax 1 0 x 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0x x x x x x 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1注：G2 = G2A + G2B ,表中×为状态随意 将74LS138集成片插入IC空插座中，输入端G1、G2A、G2B、A、B、C接逻辑开关,输出端Y0 ～ Y7接LED发光二极管,接通电源,按表6输入各逻辑电平,观察输出结果并填入表6中。使能端信号G1、G2A、G2B满足表6条件时,译码器选通。译码器扩展,用74LS139双2-4线译码器可接成3-8线译码器。用74LS138两片3-8线译码器可组成4-16线译码器。图15 74LS145管脚排列图 （2）将BDC码-十进制译码器74LS145插入IC插座中,管脚排列图见图15,输入端A、B、C、D接8421码拨码开关,输出端“0~9”接LED发光二极管。接通电源,拨动拨码开关,观察输出LED发光二极管是否和拨码开关所指示的十进制数字一致。（3）将译码驱动器74LS48（或74LS248）和共阴极数码管LC5011-11（547R）插入IC空插座中,按图16接线。接通电源后,观察数码管显示结果是否和拨码开关指示数据一致。如无8421码拨码开关,可用四位逻辑开关（即普通拨动开关）代替。图16 译码显示电路图 四、注意事项插入或拔取集成片时须切断电源,不能带电操作。译码器原理及常用译码器简介一. 译码器 译码器的功能是对具有特定含义的输入代码进行"翻译"，将其转换成相应的输出信号。 译码器的种类很多，常见的有二进制译码器、二-十进制译码器和数字显示译码器。1．二进制译码器(1) 定义二进制译码器:能将n个输入变量变换成2n个输出函数，且输出函数与输入变量构成的最小项具有对应关系的一种多输出组合逻辑电路。(2) 特点●　二进制译码器一般具有n个输入端、2n个输出端和一个(或多个)使能输入端。●　在使能输入端为有效电平时，对应每一组输入代码，仅一个输出端为有效电平，其余输出端为无效电平(与有效电平相反)。●　有效电平可以是高电平(称为高电平译码)，也可以是低电平(称为低电平译码)。(3) 典型芯片 常见的MSI二进制译码器有2-4线(2输入4输出)译码器、3-8线(3输入8输出)译码器和4-16线(4输入16输出)译码器等。图7.7(a)、(b)所示分别是T4138型3-8线译码器的管脚排列图和逻辑符号。图7.7 T4138译码器的管脚排列图和逻辑符 图中，A2、A1、A0 ------ 输入端； Y0,Y1,Y2,Y3,Y4,Y5,Y6,Y7------- 输出端； S1,S2,S3 -------- 使能端，作用是禁止或选通译码器。 该译码器真值表如表7.1所示。表7.1 T4138译码器真值表 由真值表可知，当s1=1,s2+s3=0 时，无论A2、A1和A0取何值，输出Y0 、…、Y7中有且仅有一个为0(低电平有效)，其余都是1。? 2 .二-十进制译码器二-十进制译码器的功能:将4位BCD码的10组代码翻译成10个十进制数字符号对应的输出信号。例如，常用芯片T331是一个将8421码转换成十进制数字的译码器，其输入A3～A0为8421码，输出Y0～Y9分别代表十进制数字0～9。该译码器的输出为低电平有效。其次，对于8421码中不允许出现的6个非法码(1010～1111)，译码器输出端Y0～Y9均无低电平信号产生，即译码器对这6个非法码拒绝翻译。这种译码器的优点是当输入端出现非法码时，电路不会产生错误译码。（该译码器的逻辑电路图和真值表见教材中有关部分）? 3. 数字显示译码器 数字显示译码器是不同于上述译码器的另一种译码器。在数字系统中，通常需要将数字量直观地显示出来，一方面供人们直接读取处理结果，另一方面用以监视数字系统工作情况。 因此，数字显示电路是许多数字设备不可缺少的部分。数字显示译码器是驱动显示器件(如荧光数码管、液晶数码管等)的核心部件，它可以将输入代码转换成相应数字，并在数码管上显示出来。 常用的数码管由七段或八段构成字形，与其相对应的有七段数字显示译码器和八段数字显示译码器。例如，中规模集成电路74LS47，是一种常用的七段显示译 码器，该电路的输出为低电平有效，即输出为0时，对应字段点亮；输出为1时对应字段熄灭。该译码器能够驱动七段显示器显示0～15共16个数字的字形。输 入A3、A2、A1和A0接收4位二进制码，输出Qa、Qb、Qc、Qd、Qe、Qf和Qg分别驱动七段显示器的a、b、c、d、e、f和g段。（74LS47逻辑图和真值表可参见教材中有关部分。） 七段译码显示原理图如图7.8(a)所示，图7.8(b)给出了七段显示笔画与0～15共16个数字的对应关系。? 图7.8 七段译码显示原理及笔画与数字关系 4．译码器应用举例 译码器在数字系统中的应用非常广泛，它的典型用途是实现存储器的地址译码、控制器中的指令译码、代码翻译、显示译码等。除此之外，还可用译码器实现各种组合逻辑功能。下面 举例说明在逻辑设计中的应用。?例1 用3-8线译码器T4138和适当的与非门实现全减器的功能。 解 全减器:能实现对被减数、减数及来自相邻低位的借位进行减法运算，产生相减得到的差及向高位借位的逻辑电路。令： 被减数用Ai表示、减数用Bi表示、来自低位的借位用Gi-1表示、差用Di表示、向相邻高位的借位用Gi表示。可得到全减器的真值表如表7.2所示。 表7.2 全减器真值表 输入S1S2+S3A2A1A0输出Y0Y1Y2Y3Y4Y5Y6Y7100 00100 01100 10100 11101 00101 01101 10101 110dd ddd1d dd01111111101111111101111111101111111101111111101111111101111111101111111111111111 输入输出输入输出AiBiGi-1DiGiAiBiGi-1DiGi0000010010001111010001011110000110111111 由表7.2可写出差数Di和借位Gi的逻辑表达式为?? ?? ?? 用译码器T4138和与非门实现全减器功能时，只需将全减器的输入变量Ai Bi Gi-1分别与译码器的输入A2、A1、A0相连接，译码器使能输入端S1S2S3接固定工作电平，便可在译码器输出端得到3个变量的8个最小项的"非"。根据全减器的输出函数表达式，将相应最小项的"非"送至与非门输入端，便可实现全减器的功能。逻辑电路图如图7.9所示。 ? 图7.9 逻辑电路图 例2 用译码器和与非门实现逻辑函数?? ?F(A,B,C,D)=∑m(2,4,6,8,10,12,14)?? 解 给定的逻辑函数有4个逻辑变量，显然可采用上例类似的方法用一个4-16线的译码器和与非门实现。 此外，也可以充分利用译码器的使能输入端，用3-8线译码器实现4变量逻辑函数。用3-8线译码器实现4变量逻辑函数的方法：用译码器的一个使能端作为变量输入端，将两个3-8线译码器扩展成4-16线译码器。用两片T4138实现给定函数时，可首先将给定函数变换为 然后，将逻辑变量B、C、D分别接至片Ⅰ和片Ⅱ的输入端A2、A1、A0，逻辑变量A接至片Ⅰ的使能端和片Ⅱ的使能端S1。这样，当输入变量A=0时，片Ⅰ工作，片Ⅱ 禁止，由片Ⅰ产生m0～m7 ；当A=1时，片Ⅱ工作，片Ⅰ禁止，由片Ⅱ产生m8～m15。将译码器输出中与函数相关的项进行"与非"运算，即可实现给定函数F的功能。逻辑电路图如图7.10所示。 ?图7.10 逻辑电路图

基于单片机74HC138译码器与74HC573组合实现点阵显示

单片机74LS138扩展中断硬件连接：代码：#include #include #define uchar unsigned char#define uint unsigned int***it LED = P1^0;void EX_INT0() interrupt 0{uchar bi = P2 & 0x07;P0 = _cror_(0x7f,bi);}void main(){uint i;

74LS138高速的硅栅CMOS器件芯片学习参考手册免费下载。

译码器1. 译码器定义译码器是一种用以检测输入位（码）的特定组合是否存在，并以特定的输出电平来指示这种特定码的存在的数字电路。——《数字电子技术基础系统方法》译码器的功能是将具有特定含义的二进制码转换成对应的输出信号， 具有译码功能的逻辑电路称为译码器。——《电子技术基础 数字部分》华中科技大学洋羽的解释：我们把译码器看做一个转换器，他的任务就是把一个我们不想要的的信号格式转换成另外一种我们想要的信号格式（两种信号表示的信息是一样的，变得只有格式），从“译”字下手，就是将难得化成简单的（此处

第一次发帖，自己仿真的一个译码器，谢谢大家！

基于8051的Proteus仿真-74HC154译码器应用

基础的电子类资料，电子工程师必备文档，快来下载学习吧

以前寫論文收集的一些資料，學習單片機、C語言、Proteus的好資料！！！！

AiP74HC/HCT138将3个二进制加权地址输入（A0，A1和A2）解码为8个互斥输出（Y0-Y7)该器件具有3个使能输入（E1，E2和E3）。除非1和2为低电平且E3为高电平，否则每个输出都为高电平。该多重使能功能允许简单的并行扩展至32选1（5-32）解码器，只需要一个反相器和4个AiP74HC/HCT138 IC。

在我们设计单片机电路的时候，单片机的 IO 口数量是有限的，有时并满足不了我们的设计需求，比如我们的 STC89C52 一共有 32 个 IO 口，但是我们为了控制更多的器件，就要使用一些外围的数字芯片，这种数字芯片由简单的输入逻辑来控制输出逻辑，比如 74HC138这个三八译码器，图 3-15 是 74HC138 在我们原理图上的一个应用。从这个名字来分析，三八译码器，就是把 3 种输入状态...

These Schottky-clamped TTL MSI circuits are designed to be used in high-performance memory decoding or data-routing applications requiring very short propagation delay times. In high-performance memory systems, these decoders can be use

译码器及其应用实验

　　在数字电路中，常用的中等规模集成二进制译码器种类很多，为了便于扩展译码器的输入变量，集成译码器常带有若干个选通控制端（使能端或控制端）。本文在非扩展状态下，研究了充分利用74LS138和74LS151的特点实现多变量函数的运算功能，明显削弱了电路的复杂性，有效地降低了生产成本。

以前寫論文收集的一些資料，學習FPGA的好資料！！！

19.4  译码器译码器的分类         1. 译码器 —输入为非十进制编码,   输出为十进制编码;2. 编码器 —输入为十进制编码,   输

为了解决在RS译码中存在的译码过程复杂、译码速度慢和专用译码器价格高等问题，以RS（255，239）码为例，采用了基于改进的无求逆运算的Berlekamp-Massey（ BM）迭代算法。结合FP（;A平台，利用Xilinx lSE软件和Verilog硬件描述语言，对译码器中各个子模块进行了设计和仿真。整个译码器设计过程采用流水线处理方式。时序仿真结果表明在保证错误符号不大于8个的情况下，经过295个固有延迟之后，每个时钟周期均可连续输出经校正的码字，该RS译码器的纠错能

译码器及其应用实验

基于单片机实现138译码器控制一位静态数码管

  第4章   编码器与译码器

  译码器、数据选择器及应用  

基于89c51的74ls138模块的四位数码管动态显示简介 本人的开发板上只有八位数码管，因此是将p2口的三位接在138的输入上，输出口的前四位接在八位数码管的位选段上以实现四位数码管的显示。 动态数码管的显示原理是利用余辉效应，又被称作视觉暂留效应。（人眼在观察景物时，光信号传入大脑神经，需经过一段短暂的时间，光的作用结束后，视觉形象并不立即消失，这种残留的视觉称“后像”，视觉的...

本帖最后由 gk320830 于 2015-3-5 19:27 编辑 我想把TTL的输出和74HC138译码器的输入端接起来，不知道具体的接线方式应该是什么样子的，求大神指导一下线路应该怎么连接

A 640-Mbs 2048-bit programmable LDPC decoder chipA Memory Efficient Partially Parallel Decoder Architecture for QC-LDPC CodesA Memory Efficient Serial LDPC Decoder ArchitectureA parallel LSI architecture for LDPC decoder imp

本文利用可编程逻辑的灵活性和Nios 的强大处理能力,将多种编译码模块和微处理器模块集成到一片FPGA 内部,方便地实现了通用编译码器的设计。由于采用了VHDL 语言,使系统具有可移

介绍了符合CCSDS标准的RS（255，223）码译码器的硬件实现结构。译码器采用8位并行时域译码算法，主要包括了修正后的无逆BM迭代译码算法，钱搜索算法和Forney算法。采用了三级流水线结构实现，减小了译码器的时延，提高了译码的速率，使用了VHDL语言完成译码器的设计与实现。测试表明，该译码器性能优良，适用于高速通信。

38译码器文件资料

蓝桥杯单片机硬件基础74HC138——三八译码器（选通时输出为低电平）4个或非门控制LED控制LED状态由P0口控制，选通输出由Y4C控制；因此，P2口需满足P2 = 1000 0000 = 0x80进行选通输出；继电器、蜂鸣器控制N_RELAY状态由P0.4控制，N_BUZZ状态由 P0.6控制，选通输出由Y5C控制；因此，P2口需满足P2 = 1010 0000 = 0xa0进行选通输出；数码管控制数码管位选、段选数据输出由P0口控制，选通输出由Y6C、Y7C控制；因此，对

Viterbi译码是一种应用广泛的最大似然估计算法； 而功耗是通信系统设计中的一个重要制约因素，介绍了3种Viterbi译码的低功耗设计方法。对这3种设计方法的原理和实际使用效果作了详

该文介绍了两种Viterbi 译码器回溯译码算法，通过对这两种算法硬件实现结构上的优化，给出了这两种算法的FPGA 实现方法，比较了两种实现方法的优缺点。最后将其应用在实际的Viter

针对无线通信系统中对于高频率、高吞吐量的要求，提出了一种基于ASIC的高速Viterbi译码器实现方案。该译码器在约束度小于等于9的情况下，采用全并行结构的加比选模块。性能分析结果表明，在SMIC 40 nm工艺，通过使用Synopsys Design Compiler对RTL代码进行逻辑综合，该译码器在时钟频率为166 MHz情况下，最终得到面积为0.2 mrTi2，功耗为18 mW，吞吐量达到82 Mbps。

基于单片机实现138译码器用做动态数码管段选，用单片机脚控制数码管位选。

基于Log_MAP 算法, 提出了一种TURBO 码DSP 实现方案。利用内联函数、循环展开, 软件流水线技术对算法进行了优化, 在TMS320C6416 芯片上实现了36Mbps 的编码速率及1.6Mbps 译码速率(5 次迭代)。该

  译码器/数据分配器   4.2.1  译码器的定义与功

实验五 全加器、译码器及数码显示电路 一、实验目的 1、掌握全加器逻辑功能，熟悉集成加法器功能及其使用方法。 2、掌握用七段译码器和七段数码管显示十进制数的方法。 3、掌握

38译码器控制LED灯每次亮一个

最近由于一个大作业的需要，买了一块16*16的点阵模块研究了一番，实物图如下：这个模块有高配版本是可以显示两个颜色的，我买的是只有一个颜色的，所以有一部分芯片没焊。用到的主要芯片有：74HC138、74HC595、APM495374HC138也就是我们常说的38译码器，原理图如下：通过对ABC三位二进制的译码，在Y0-Y7中对应的端口输出，低电平有效。其中E1#、E2#和E3为使...

本文档的主要内容详细介绍的是动态数码管动态显示数字不带译码器和带译码器的程序免费下载。

在CT107D单片机综合训练平台实现LED的基本控制和其他单片机开发平台不一样，不单单是控制几个LED实现跑马灯这么简单。因为在这个平台上要掌握74CH138译码器和74HC573锁存器的使用才能实现对LED的基本控制。因此，这个单元的重点不是LED的控制，而是掌握译码器和锁存器的基本使用。

74AC11139电路设计用于高性能内存解码或数据路由需要很短传播延迟时间的应用。在高性能存储系统中，该译码器可用于最小化系统解码的影响。当使用高速存储器时在快速使能电路中，该译码器的延迟时间和存储器的使能时间通常小于内存的典型访问时间。这意味着解码器引入的有效系统延迟可以忽略不计。

本文档的主要内容详细介绍的是单片机C语言程序设计实例之74HC138译码器与反向缓冲器控制数码管显示的程序和工程文件免费下载。

dm74ls138_英文版资料，有兴趣的同学可以下载学习

单片机C语言程序设计实训——基于8051+Proteus仿真案例:74HC154译码器应用