CN0186 相位相干FSK调制器

CN0186 ADI提供各种直接数字频率合成器、时钟分配芯片和时钟缓冲器，用来设计基于DDS的时钟发生器。如需了解更多信息，请访问www.analog.com/zh/dds 和 www.analog.com/zh/clock。 AD9520-X 时钟发生器和分配IC通过高性能参考时钟驱动AD9958/AD9959，同时为FSK数据流（属于伪随机序列(PRS)）的数据来源提供时钟。AD9520提供多种输出逻辑选择和延迟调整游标，以满足FSK数据流与多通道AD9958/AD9959 DDS SYNC_CLK间的建立和保持时间要求。 AD9958内置两个独立且提供差分电流输出的DDS通道。在电路中，那些电流输出端通过预编程频率（F1和F2）连在一起（叠加）。为选择所需频率，通道输出端配有通过Profile引脚驱动的开/关功能。本例中，Profile引脚配置为驱动各DAC输入的乘法器以控制输出幅度。 为此，各乘法器通过以下两个Profile可选设置进行预编程：零电平和满量程。Profile引脚为逻辑低电平时，将关闭DAC输出端的正弦波，而逻辑高电平时则传递正弦波。该运算需要两个互补输入数据流以在两个频率间交替。 两个DDS通道连续运行，产生频率F1和F2。关闭功能使相应的DDS输出静音，从而产生相位相干FSK信号。 图2. 相位连续性与相位相干频率切换的关系   四通道AD9959 DDS用于产生如图3和图4所示的未滤波波形。由于两个未使用的通道可用作叠加输出端两个开关频率的相位基准，因此AD9959具有更好的相位相干开关性能。上轨迹是表示相位相干开关的叠加输出。接下来的两条轨迹是F1和F2的基准信号。下轨迹是在两个频率间交替的伪随机序列(PRS)数据流。请注意，由于器件内的流水线延迟，PRS数据流边沿与叠加输出的频率转换并未对齐。 图3. 实测的相位相干FSK转换   图4. 实测的相位相干FSK转换   CN0186 CN0186 相位相干FSK调制器 CN0186 | circuit note and reference circuit info 相位相干FSK调制器 | Analog Devices 标准的单通道直接数字频率合成器(DDS)不会以相位相干形式在不同频率之间切换。根据设计，DDS频率转换具有“相位连续性”（如图2所示）。不过，图1所示电路展示了如何配置AD9958/AD9959 多通道DDS，通过叠加多通道DDS输出实现稳定的相位相干FSK（频移键控）调制器。 对于相同应用，与同步多个单通道器件相比，多通道DDS几乎完全消除了通道间温度和时序问题。例如，多通道DDS输出尽管相互独立，但可共用芯片的同一系统时钟边沿。因此，与集成多通道DDS相比，多个芯片上的系统时钟边沿对温度和电源偏差的追踪性能要略差。总体来看，多通道DDS更适合在叠加输出端产生较理想的相位相干频率转换。 图1. 相位相干FSK调制器设置（原理示意图：未显示去耦和所有连接）   cn0186 标准的单通道直接数字频率合成器(DDS)不会以相位相干形式在不同频率之间切换。根据设计，DDS频率转换具有“相位连续性”（如图2所示）。不过，图1所示电路展示了如何配置AD9958

• Switch frequencies without losing phase information
• Precision tuning range with digital programming

(analog)