微机原理期末试卷

一、 选择题（每小题1分，共10分）
1． MOS和PMOS场效应管的导电类型分别为______。
A.电子和电子    B.电子和空穴
C.空穴和电子    D.空穴和空穴
2． 假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的字符码是______。
A.11001011     B.11010110     C.11000001     D.1100100
3． 运算器的主要功能是进行______。
A.逻辑运算     B.算术运算    C.逻辑运算与算术运算    D.初等函数的运算
4． 某计算机字长16位，它的存贮容量是64K，若按字编址，那么它的寻址范围是______。
A.0~64K     B.0~32K    C.0~64KB    D.0~32KB
5． 主存贮器和CPU之间增加cache的目的是______。
A.解决CPU和主存之间的速度匹配问题     B.扩大主存贮器的容量
C.扩大CPU中通用寄存器的数量           D.既扩大主存的容量，又扩大CPU通用寄存器的数量
6． 用于对某个寄存器中操作数的寻址方式称为______寻址。
A.直接    B.间接   C.寄存器直接    D.寄存器间接
7． 异步控制常用于______作为其主要控制方式。
A.在单总线结构计算机中访问主存与外围设备时
B.微型机的CPU控制中
C.组合逻辑控制的CPU中
D.微程序控制器中
8． 系统总线中地址线的功能是______。
A.选择主存单元地址     B.选择进行信息传输的设备
C.选择外存地址        D.指定主存和I/O设备接口电路的地址
9． 在微型机系统中，外围设备通过______与主板的系统总线相连接。
A.适配器    B.设备控制器    C.计数器    D.寄存器
10． 发生中断请求的条件是______。
A.一条指令执行结束    B.一次I/O操作结束
C.机器内部发生故障    D.一次DMA操作结束

二、 填空题（每小题3分，共24分）
1．微程序控制器主要由A______，B______和C______三大部分组成。
2．移码表示法主要用于表示A______数的阶码E，以利于比较两个B______数的大
小和C______操作。
3．存储器的技术指标有A______、B______和C______存储器带宽。
4．寻址方式根据操作数的A______位置不同，多使用B______型和C______型。
5．当今的CPU芯片，除了包括定点运算器和控制器外，还包括A______，B______
运算器和C______管理等部件。
6． PCI总线采用A______协议和B______仲裁策略，具有C______能力。
7． 不同的CRT显示标准所支持的最大A______和B______数目是C______的。
8． 中断处理过程可以A______进行。B______的设备可以中断C______的中断服务程序。
三． （11分）已知X=2010×0.11011011，Y=2100×（-0.10101100），求X+Y。
四． （11分）某加法器进位链小组信号为C4C3C2C1，低位来的进位信号为C0，请
  分别按下述两种方式写出C4C3C2C1的逻辑表达式。
（1）串行进位方式
（2）并行进位方式
五．  （11分）指令格式结构如下所示，试分析指令格式及寻址方式特点。
            15        10 9          5  4           0
OP 目标寄存器 源寄存器
六．   （11分）假设某计算机的运算器框图如图B13.1所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，其读写控制如下表所示：
                 读控制                              
   R0  RA0    RA1 选择
不写入
             要求：（1）设计微指令格式。
                  （2）画出ADD，SUB两条微指令程序流程图（不编码）。
七．  （11分）CPU响应中断应具备哪些条件？画出中断处理过程流程图。
   八．    （11分）CPU执行一段程序时，cache完成存取的次数为5000次，主存完成存取的次数为200次。已知cache存取周期为40ns，主存存取周期为160ns。求：
1．ache 命中率H，
2．Cache/主存系统的访问效率e，
3．平均访问时间Ta。