74LS163中文资料pdf

54/74163
4 位二进制同步计数器（同步清除）
简要说明
163 为可预置的 4 位二进制同步计数器，共有 54163/74163、54S163/74S163，
54LS163/74LS163 三种线路结构形式。其主要电特性的典型值如下：
型号 fc PD
54163/74163 32MHz 305mW 54S163/74S163 70MHz 475mW 54LS163/74LS163 32MHz 93mW 163 的清除是同步的。当清除端（C
＿＿
L
_ _
R＿
）为低电平时，在时钟端（CLK）上
升沿作用下，才可完成清除功能。
163 的预置是同步的。当置入控制端（L
＿＿
O
＿＿
A
＿＿
D＿
）为低电平时，在CLK上升沿
作用下，输出端（QA-QD）与数据输入端（A－B）相一致。对于 54/74163，当
CLK由低至高跳变或跳变前，如果计数控制端（ENP、ENT）为高电平，则L
＿＿
O
＿＿
A
＿＿
D＿
应避免由低至高电平的跳变，而其它两种结构形式无此种限制。
163 的计数是同步的，靠CLK同时加在 4 个触发器上而实现。当ENP和ENT
均为高电平时，在CLK上升沿作用下QA-QD同时变化，从而消除了异步计数器中
出现的计数尖峰。对于 54/74163，只有当CLK为高电平时ENP、ENT才允许由高
至低电平的跳变，而 54S163/74S163，54LS163/74LS163 的ENP、ENT跳变与CLK
无关。
163 有超前进位功能。当计数溢出时，进位端（RCO）输出一个高电平脉冲，
其宽度为 Q0 的高电平部分。
在不外加门电路的情况下，可级联成 N 位同步计数器。
对于 54/74S163，54/74LS163，在CLK出现前，即使ENP、ENT、C
＿＿
L
_ _
R＿
发生
变化，电路的功能也不受影响。
引出端符号
RCO 进位输出端
CLK 时钟输入端（上升沿有效）
C
＿＿
L
_ _
R＿
同步清除输入端（低电平有效）
ENP 计数控制端
ENT 计数控制端
A－B 并行数据输入端
L
＿＿
O
＿＿
A
＿＿
D＿
同步并行置入控制端（低电平有效）
QA-QD 输出端