使用可编程逻辑器件设计具有扩充功能的抢答器论文免费下载

　　抢答器是在竞赛、文体娱乐活动（抢答活动）中，能准确、公正、直观地判断出抢答者的机器。电子抢答器的中心构造一般都是由抢答器由单片机以及外围电路组成。

　　本设计是以四路抢答为基本概念。从实际应用出发，利用电子设计自动化（ EDA）技术，用可编程逻辑器件设计具有扩充功能的抢答器。它以Verilog HDL硬件描述语言作为平台，结合动手实验而完成的。它的特点是电路简单、制作方便、操作简单、方便、性能可靠，实用于多种智力竞赛活动。

　　Verilog HDL是一种硬件描述语言，用于从算法级、门级到开关级的多种抽象设计层次的数字系统建模。被建模的数字系统对象的复杂性可以介于简单的门和完整的电子数字系统之间。数字系统能够按层次描述，并可在相同描述中显式地进行时序建模。Verilog HDL 语言具有下述描述能力：设计的行为特性、设计的数据流特性、设计的结构组成以及包含响应监控和设计验证方面的时延和波形产生机制。所有这些都使用同一种建模语言。此外，Verilog HDL语言提供了编程语言接口，通过该接口可以在模拟、验证期间从设计外部访问设计，包括模拟的具体控制和运行。Verilog HDL语言不仅定义了语法，而且对每个语法结构都定义了清晰的模拟、仿真语义。因此，用这种语言编写的模型能够使用Verilog仿真器进行验证。语言从C编程语言中继承了多种操作符和结构。Verilog HDL提供了扩展的建模能力，其中许多扩展最初很难理解。但是，Verilog HDL语言的核心子集非常易于学习和使用，这对大多数建模应用来说已经足够。当然 ，完整的硬件描述语言足以对从最复杂的芯片到完整的电子系统进行描述。

　　计算机与网技术的快速发展，硬件语言的广泛应用，verilog语言也得到了讯的普及。本课题主要采用verilog的功能， 设计一个四组抢答器，使用DE2上的拨码开关 ，开始抢答后，先抢答到的组通过数码管显示组名，如果提前抢答具有报警的功能。 在完成基本要求的基础上，进一步增加功能、提高性能，如对抢答器实现加减分的功能。

　　电路具有第一抢答信号的鉴别和锁存功能。在主持人将复位按钮按下后开始抢答，并用EDA实训仪上面的八段数码管显示抢答者的序号，同时扬声器发出“嘟嘟”的响声，并维持3秒钟，此时电路自锁，不再接受其他选手的抢答信号

　　设置计分电路，每组开始时设置为6分，抢答后由主持人计分，答对一次加1分，错一次减1分。