基于FPGA的PCI+Express传输设计

　　摘 要

　　PCI Express（PCIE）总线作为第三代IO总线技术，因其具有传输带宽高、全新

　　的点点互连架构和对PCI总线高度兼容等优点已在计算机平台中获得广泛应用。

　　为充分发挥PCIE总线的优点，推广PCIE总线在嵌入式系统等场合的应用，本文

　　设计了一款基于FPGA的PCIE数据传输系统，为应用PCIE进行数据传输提供了一种新的低成本方案。

　　本文在对PCIE协议深入研究的基础上，采用自顶向下的设计思想，对PCIE数据传输系统进行顶层设计和模块划分，根据PCIE IP接口完成PCIE数据传输系统应用层的RTL级描述、仿真及验证，分析了其仿真和验证结果，并对系统进行实际测试。论文主要包括以下几方面的内容：

　　首先，对PCIE协议规范进行全面详细的研究，在透彻理解PCIE协议的基础上，分析PCIE纯粹端点设备的实现条件，选定系统开发平台，按照白顶向下的设计思想，对PCIE数据传输系统进行顶层设计和模块划分。

　　其次，利用Quartus II工具对PCIE IP进行例化并分析IP接口，采用Verilog HDL

　　对所划分的PCIE IP配置模块、PCIE应用层辅助模块、PCIE应用层核心模块进行RTL级设计。其中PCIE IP实现了PCIE协议功能，通过64位Avalon．ST接口和应用层进行数据通信；PCIE IP配置模块实现了PCIE IP配置信号采集功能和通过LMI接口配置PCIE配置空间错误报告能力寄存器功能；PCIE应用层辅助模块实现了接收端口转换、发送端口转换、接收数据缓冲和MSI缓冲功能；应用层核心模块实现了Re slave和链式DMA数据传输功能。论文在DMA基础上实现了链式DMA功能，减少了数据传输对CPU资源的占用，大大提高了传输效率。

　　最后，对所设计的PCIE数据传输系统整体进行仿真测试。搭建仿真测试平台，对系统整体进行功能仿真，将综合适配后的电路下载到FPGA中进行时序验证，在PC机上利用软件对系统进行实际测试，并对相关仿真测试结果进行分析。

　　基于FPGA的PCIE数据传输系统的仿真和测试结果表明，系统各模块逻辑功能均达到设计要求，PCIE数据传输系统可通过Rc—slave和链式DMA两种模式和PC机主存储器交换数据，DMA读速度达1 73MB／S，DMA写速度达207MB／S。本设计为利用低成本FPGA实现PCIE数据传输提供有效可行的实现方案，推广了PCIE总线的应用范围，具有很好的应用前景。