低频频率特性测试仪设计方案解析

摘要：传统的频率特性测试仪不仅价格昂贵，且得不到相频特性，更不能保存频率特性图和打印频率特性图，也不能与计算机接口，给使用者带来了诸多不便。而本文采用DDS技术作为扫频信号源；同时采用了集成模拟芯片AD8302对幅度和相位进行检测，用DSP芯片TMS320VC5409和CPLD芯片EPM7128进行测量控制和数据处理，人杌接口部分是利用单片机AT89C51实现，并配有打印机接口和串行通信接口。系统基本达到了全数字化，这有利于缩小仪器的体积，减轻重量，降低成本，并能较好的显示幅频特性和相频特性曲线。
　　关键词：DDS；DSP；CPLD；频率特性
　　在现代电子测量中扫频测量占有重要地位，频率特性测试仪运用扫频技术可以对被测网络进行快速的动态测量，得到被测网络传输特性的实时测量结果。以往的模拟扫频仪大多是用LC电路构成的扫频振荡器，其体积庞大，结构复杂，价格昂贵，而且只能显示幅频特性曲线，不能得到相频特性曲线，给使用者带来诸多不便。随着电子科技的飞速发展，数字化、网络化、信息化，传统的频率特性测试仪已经无法完全满足科研人员的需要。因此，对于数字化、智能化高性能频率特性测试仪的需求量日益增大。
　　1 系统总体方案设计
　　频率特性测试系统一般包含测试信号源、被测网络、检波及显示3个部分。本系统根据所要完成的测试功能及技术指标，该系统应由扫频源、幅度相位测量电路、控制及运算部分、人机接口单元几部分组成。系统总体方框图如图1所示。
　　
　　信号源电路由信号发生电路和信号调理电路两部分组成。在本系统中信号发生电路采用DDS技术（即直接数字频率合成技术）实现，用于产生频率、持续时间等均可控的扫频信号，并能够满足一般用户对频率范围的要求；信号调理电路主要是对信号中的噪声进行抑制并对输出信号的功率起到控制作用。
　　增益相位检测电路是为了检测被测网络两端的幅度差和相位差。先对被测网络两端的信号进行预处理后对其进行模拟鉴幅和鉴相，然后把幅度差和相位差的模拟量由ADC转化为数字量，送给控制及数据处理电路进行分析处理。
　　控制及数据处理电路要完成逻辑控制、数据处理和与人机接口部分通信3个主要功能，由DSP和CPLD组成。主要用于控制整个系统的协调工作，并对测量及人机接口部分来的数据进行分析处理。
　　图形显示及接口电路负责接收各种指令和显示测量结果，例如，测量时扫频信号所需要的起始频率、终止频率、频率问隔、单频点持续时间、信号功率等参数，以及测量完成后显示特性曲线时显示方式的设置，如：刻度大小选择、文字标注方式、坐标选择等。