基于ADSP21062的雷达信号处理系统信号处理板的测试方法

　ADSP2106x SHARC是一个适用于语音、通信和图像处理的高速32位数字信号处理器。该芯片是基于ADSP21000系列DSP芯片发展起来的一个完整的单片系统，增加了一个双口片内SRAM，并集成了I/O设备。借助它的片内指令缓存，处理器可以在一个时钟周期内执行每一个指令。ADSP2106x SHARC体现了数字信号处理器的一个新的集成标准，它把一个高速运行的浮点DSP主处理器与集成的片内部件结合在一起，包括一个主机接口、DMA控制器、串口和连接口。由于它处理速度快、便于DSP多处理系统的连接和通信，目前已在更多的领域获得了开发和应用 1 。但如何对基于ADSP2106x的处理系统进行调试是人们在应用该芯片时必须解决的关键问题。本文提出了一种简单易行的测试方法，并在基于ADSP21062的雷达信号处理系统调试中获得了成功，验证了该方法的可行性。
　　1 雷达信号处理系统设计简介
　　我们应用ADSP21062处理器设计了一个雷达信号处理系统。此系统可以独立地进行工作，也可通过Link口与其它DSP进行通信。ADSP21062利用JTAG接口与EZ-ICE仿真器连接，实现对系统的仿真和测试。系统的电路结构见图1。
　　
　　EZ-ICE仿真器应用IEEE1149.1 JTAG测试标准，监视和控制目标板处理器的工作。EZ-ICE仿真器的测试头通过一个14针的连接头与目标板处理器的CLKIN （可选）、TMS、TCK、TRST、TDI、TDO、和GND信号相连。在电路板上设计了一个14针的接口，其信号的接口如图2所示。
　　
　　2 电路的测试
　　电路测试主要应用EZ-ICE仿真器。该仿真器插在PC机的ISA槽中，通过JTAG口与ADSP21062处理系统相连，可在PC机的显示器上利用Emulator控制界面对DSP系统运行情况进行实时监控。ADSP2106x提供了模拟（Simulator）和仿真（Emulator）两套软件，它们的界面完全相同，只是一个不需要硬件，一个需要硬件。测试程序可先由Assembler汇编器汇编，再经Simulator模拟通过。最后在Emulator界面控制下可以装入由汇编生成的可执行文件（.EXE文件）和汇编的结构文件（.ACH文件），实现对硬件的测试和仿真。
　　2.1 硬件测试的基本操作
　　对硬件测试时，先对存储器的内部控制、状态寄存器和存储器做简单的操作，确定EZ-ICE仿真器与处理器的通信正常。
　　对寄存器的操作一般有两种：位操作和字操作 2~3 。
　　（1）位操作：寄存器的位操作主要用于BIT SET，BIT CLR。
　　例如：BIT SET MODE2 0x00000001？
　　BIT CLR MODE2 0x00000001。
　　以上操作将MODE2的第一位置位或清除，而不影响到其它位。
　　（2）字操作：寄存器的字操作用DM（）寻址指令。
　　例如：R0=0x00000001；
　　DM（SYSCON）=R0。
　　以上操作将SYSCON的第一位置位，其它位清除。
　　对存储器的操作采用DM（）指令寻扯，在指令中加入立即数、寄存器Rx（内容为寻址值）、基址（Ix）和变址（Mx）可实现直接寻址、间接寻址和变址寻址。
　　例如：R0=0x23；
　　DM（0x00030000 =R0。
　　以上操作将0x23放入0x00030000的地址内。