LOG-MAP算法的改进迭代实现及其结构

以及正向迭代和反向迭代中的固有对称性质，提出了LOG-MAP算法的一种修正迭代实现算法，其正向和反向迭代计算次数只需码长N的一半，故比标准LOG-MAP算法提高了一倍的处理速度，且没有空间开销的增加。同时，根据修正的迭代实现算法给出了相应的适于FPGA实现的双总线硬件结构的实现方案。
关 键 词 最大后验概率; 对数最大后验概率; 迭代算法; 双总线结构

最大后验概率(Maximum a Posteriori，MAP)算法或对数最大后验概率(Logarithmic MAP，LOG-MAP)算法是Turbo码译码的核心算法[1]，但迄今为止，在MAP和LOG-MAP算法的实现中仍然沿用标准的实现方案或其非本质性的修正[2,3]，其正向和反向迭代计算次数分别等于码长N，因而具有2N长的时间开销。尽管开窗算法可以减小一定的计算量[4]，但并没有获得足够满意的性能改善。本文利用可以完整接收一个N长传输帧的条件以及正向迭代和反向迭代中的固有对称性质，提出一种改进的迭代算法。

1 LOG-MAP算法
2 LOG-MAP的改进迭代算法
在标准LOG-MAP的基本迭代过程中因正向迭代与反向迭代分别进行，共有2N次迭代(延时)，而在几乎所有Turbo码的应用场合[6,7]，都可在译码前完整接收一个N长的传输帧(R(k))或码字，因而注意到迭代过程的对称性，可以并行的成对计算D参数，理论上至少减少一半的迭代次数，从而可以大大减小迭代延时。
3 LOG-MAP改进迭代算法的实现结构
记新的LOG-MAP迭代算法中步骤(1.1)和(1.2)、(2.1)和(2.2)的实现模块分别为M(1.1)、M(1.2)、M(2.1)和M(2.2)。
由迭代算法的时序知，M(1.1)和M(1.2)可以并行操作，M(2.1)和M(2.2)也可以并行操作。在M(1.1)中A(0)可以由时序置位控制实现，同样M(1.2)中B(N+1)也可以由时序置位控制实现，其后的A(k−1)和B(N−k+2)则由时序移位锁存控制实现。类似地，M(2.1)中的，M(2.2)中的(/2)AN((/2)1)BN+可以由时序写入锁存控制实现，其后的A(N−k)和B(k+1)由时序移位锁存实现。