电子发烧友App
处理器和所有其他数字逻辑都是由晶体管制成的。晶体管是电子控制开关，我们可以通过施加或去除栅极电压来打开或关闭。我们讨论了两种主要类型的晶体管：nMOS器件在栅极导通时允许电流，pMOS器件在栅极关闭时允许电流。晶体管内置的处理器的基本结构是硅。硅被称为半导体，因为它没有完全导电或绝缘；它在中间的某个地方。
为了通过添加晶体管将硅晶片转变为有用的电路，制造工程师使用称为掺杂的工艺。掺杂过程包括将精心挑选的杂质添加到基础硅衬底中以改变其导电性。这里的目标是改变电子的行为方式，以便我们可以控制它们。就像有两种类型的晶体管一样，有两种主要的相应类型的掺杂。
在芯片封装之前的晶片的制造过程
如果我们添加精确控制量的电子供体元素，如砷，锑或磷，我们可以创建一个n型区域。由于现在施加这些元素的硅区域具有过量的电子，因此它将带负电。这就是n-type和nMOS中的“n”的来源。通过向硅中添加诸如硼，铟或镓的电子受体元素，我们可以产生带正电的p型区域。这是p型和pMOS中的“p”来自的地方。将这些杂质添加到硅中的具体过程称为离子注入和扩散。
现在我们可以控制硅的某些部分的导电性，我们可以结合多个区域的特性来创建晶体管。集成电路中使用的晶体管，称为MOSFET（金属氧化物半导体场效应晶体管），具有四个连接。我们控制的电流流经源和漏。在n沟道器件中，它通常进入漏极并流出源极，而在p沟道器件中，它通常流入源极并流出漏极。Gate是用于打开和关闭晶体管的开关。
硅中逆变器的物理结构。每个着色区域具有不同的导电性质。注意不同的硅组件如何对应右侧的原理图
晶体管他们工作方式，一个很好的比喻是河上的吊桥。汽车相当于晶体管中的电子，想要从河流的一侧流到另一侧，即晶体管的源极和漏极。以nMOS器件为例，当栅极未充电时，吊桥向上，电子不能流过沟道。当我们降低吊桥时，我们在河上形成一条道路，汽车可以自由移动。同样的事情发生在晶体管中。对栅极充电在源极和漏极之间形成通道，允许电流流动。
为了能够精确控制硅的不同p和n区域，英特尔和台积电等制造商使用称为光刻的工艺。这是一个极其复杂的多步骤过程，公司花费数十亿美元来完善它，以便能够构建更小，更快，更节能的晶体管。想象一下，超精密打印机可用于将每个区域的图案绘制到硅片上。
将晶体管构建到芯片中的过程始于纯硅晶片。然后在炉中加热，在晶片顶部生长薄的二氧化硅层。然后将光敏光致抗蚀剂聚合物施加在二氧化硅上。通过以特定频率将光照射到光刻胶上，我们可以在我们想要掺杂的区域剥离光刻胶。这是光刻步骤，类似于打印机如何将墨水应用于页面的某些区域，只是规模小得多。
用氢氟酸蚀刻晶片以溶解除去光致抗蚀剂的二氧化硅。然后除去光致抗蚀剂，仅留下下面的氧化层。然后可以将掺杂离子施加到晶片上，并且仅在氧化物中存在间隙的地方植入它们。
这种掩蔽，成像和掺杂的过程重复数十次，以缓慢地建立半导体中的每个特征级。一旦完成基本硅水平，将在顶部制造金属连接以将不同的晶体管连接在一起。我们将稍微介绍一下这些连接和金属层。
当然，芯片制造商不只是一次制作一个晶体管。设计新芯片时，它们将为制造过程中的每个步骤生成掩模。这些掩模将包含芯片上数十亿晶体管的每个元素的位置。多个芯片组合在一起并在单个芯片上一次制造。
一旦制造出晶片，就将各个管芯切片并包装。根据芯片的尺寸，每个晶片可以适合数百或更多的芯片。通常，生产的芯片越强大，芯片就越大，制造商从每个晶圆上获得的芯片就越少。
我们很容易认为我们应该制造超级强大且具有数百个内核的大型芯片，但这是不可能的。目前，阻止我们制造越来越大的芯片的最大因素是制造过程中的缺陷。现代芯片有数十亿个晶体管，如果一个晶体管的一个部分被破坏，整个芯片可能需要被丢弃。随着我们增加处理器的大小，芯片出现故障的可能性也会增加。
公司从制造过程中获得的实际收益率是密切关注的，但是从70％到90％的任何地方都是一个很好的估计。公司通常会使用额外的功能来过度设计芯片，因为他们知道某些部件不起作用。例如，英特尔可能会设计一个8核芯片，但仅将其作为6核芯片出售，因为他们估计可能会损坏一个或两个核心。具有异常低缺陷数量的芯片通常被留出以在称为装箱的过程中以更高的价格出售。
与芯片制造相关的最大营销术语之一是特征尺寸。例如，英特尔正在努力实现10nm工艺，AMD正在为一些GPU使用7nm工艺，而台积电已开始研发5nm工艺。传统上，特征尺寸表示晶体管的漏极和源极之间的最小宽度。随着技术的进步，我们已经能够缩小我们的晶体管，以便能够在单个芯片上越来越多地适应。随着晶体管变小，它们也变得越来越快。
在查看这些数字时，重要的是要注意一些公司可能将其工艺尺寸建立在与标准宽度不同的尺寸上。这意味着来自不同公司的不同尺寸的工艺实际上可能产生相同尺寸的晶体管。另一方面，并非给定工艺中的所有晶体管都具有相同的尺寸。设计人员可能会根据某些权衡取舍选择使某些晶体管比其他晶体管更大。对于给定的设计过程，较小的晶体管将更快，因为其对栅极充电和放电所花费的时间更少。但是，较小的晶体管只能驱动非常少量的输出。如果某个部分如果逻辑要驱动需要大量功率的东西，例如输出引脚，则需要做得更大。
设计和构建晶体管只是芯片的一半。
我们需要根据原理图构建连接所有内容的电线。这些连接使用晶体管上方的金属层制成。想象一下多层高速公路交汇处，有坡道，坡道和不同的道路相互交叉。这正是芯片内部正在发生的事情，尽管规模要小得多。不同的工艺将在晶体管上方具有不同数量的金属互连层。随着晶体管变小，需要更多的金属层来能够路由所有信号。每层都是平坦的，随着它们越来越高，层越来越大，有助于降低阻力。在每层之间是称为通孔的小金属圆柱体，用于跳跃到更高层。每层通常在与其下方的方向交替，以帮助减少不需要的电容。奇数金属层可用于进行水平连接，而偶数层可用于进行垂直连接。
可以想象，所有这些信号和金属层都非常难以快速管理。为了帮助解决这个问题，计算机程序用于自动放置和布线晶体管。根据设计的先进程度，程序甚至可以将高级C代码中的功能转换为每个线和晶体管的物理位置。通常情况下，芯片制造商会让计算机自动生成大部分设计，然后他们会手动完成并优化某些关键部分。
当公司想要制造新芯片时，他们将使用制造公司提供的标准单元开始他们的设计。例如，英特尔或台积电将为设计人员提供逻辑门或存储器单元等基本部件。然后，设计人员可以将这些标准单元组合到他们想要构建的任何芯片中。然后，他们将发送代工厂，原始硅转变为功能芯片的地方，芯片晶体管和金属层的布局。
鉴于今天的高性能CPU可以拥有超过500亿到100亿个晶体管和十几个金属层，可以毫不夸张地说它们的复杂程度要高出数百万倍。
这应该让您了解为什么您的新CPU是一项昂贵的技术，或者为什么AMD和英特尔在产品发布之间需要这么长时间。新芯片从绘图板到市场通常需要3到5年的时间。这意味着今天最快的芯片是用几年前的技术制造的，而且我们多年来都不会看到采用当今最先进制造技术的芯片。
来源：朗锐智科
工商网监
评论