深圳(耀创)电子科技有限公司

动态

• 发布了文章 2025-09-12 16:07

  技术资讯 I Allegro PCB 设计中布线优化

  

  本文要点作为一名资深的电子设计工程师，在Allegro中将走线优化好、散热调整好、阻抗控制精准，能够为后期调试和改板省下不少心力，好处就不用多说了！上期我们介绍了如何利用约束管理器去约束我们的走线；本期我们将教会大家如何更快更精准的优化我们的布线。应用场景1.两条甚至多条高速线（例如：时钟、差分对、高速数据线）长距离紧挨着走线时，它们之间会通过电场和磁场产生

  allegro PCB设计 布线 电子设计

  1.1w浏览量

• 发布了文章 2025-09-05 15:19

  技术资讯 I 信号完整性与阻抗匹配的关系

  

  本文要点PCB走线和IC走线中的阻抗控制主要着眼于预防反射。防止互连路径上发生反射，可确保功率传输至负载，同时避免其他信号完整性问题。使用集成场求解器的PCB设计软件可以评估阻抗匹配并提取互连网络参数。信号完整性与阻抗匹配之间存在什么关系？信号完整性与阻抗匹配密不可分，精确的阻抗匹配对于确保功率顺利传输至PCB互连中的负载器件至关重要。信号完整性问题涉及潜在

  pcb PCB 信号完整性 阻抗匹配

  5.4k浏览量

• 发布了文章 2025-09-05 15:19

  技术资讯 I Allegro 设计中的走线约束设计

  

  本文要点在进行时序等长布线操作的时候，在布线操作的时候不管你是走蛇形线还是走折线，约束管理器会自动帮你计算长度、标偏差，通过精确控制走线长度，来实现信号的时序匹配。约束设计就是一套精准的导航系统，能够在走线的时候清楚的知道目标在哪里，允许的误差是多少、最小间距等。上期我们介绍了如何使用cadenceAllegro的规则“约束”孔，实现一键式快速生成孔；本期我

  Allegro设计 DDR 约束

  1.5k浏览量

• 发布了文章 2025-08-22 16:35

  技术资讯 I 导热材料对热阻的影响

  

  在电子器件（如导热材料或导热硅脂）上涂覆导热材料的目的是帮助发热器件加快散热。此举旨在降低器件每单位电能耗散所产生的温升。衡量每功耗所产生温升的指标称为热阻，而给器件涂抹导热材料的目的正是为了降低元件的热阻。本文将简要解释热阻的概念，并介绍导热材料的特性如何影响热阻。导热材料和热阻导热材料一词源自它在器件上发挥的作用，也被称为导热填充物。将导热材料涂敷于器件

  导热材料 热阻 电子器件

  1.1k浏览量

• 发布了文章 2025-08-22 16:35

  技术资讯 I Allegro设计中的过孔阵列设计

  

  本文要点PCB上的过孔放置是一个巨大的工程量，可能是给大电流铺路，可能是给芯片底下散热，或者是屏蔽用的“铜墙铁壁”。传统方式的手动一个个放，调间距，对齐？稍微改个尺寸或位置，好家伙，全得重来！想想就头皮发麻，打工人的时间不是这么浪费的！AllegroXDesigner中的约束驱动过孔阵列功能，简直就是咱打工人的福音！上期我们介绍了如何使用约束管理器设置差分对

  allegro 过孔 阵列

  2.6k浏览量

• 发布了文章 2025-08-15 21:47

  暑假班完结 I 李老师寄语：以技术为帆，共赴智能座舱星辰大海！

  

  亲爱的学员朋友们：这个夏天，我们共同完成了一场硬核的技术远征！看着大家从原理图设计的懵懂探索，到独立完成RK3576多接口电路的精准布局；从汽车MCU布线的反复推敲，到77G毫米波雷达的毫米级精度设计；从LPDDR4眼图分析的波形解码，到S参数提取的频域洞察——每一个深夜的电路板，每一版迭代的仿真图，都在见证着你们向技术巅峰的攀登！我们共同创造的里程碑8层复

  mcu 智能座舱 电路板

  786浏览量

• 发布了文章 2025-08-08 17:01

  技术资讯 I 哪些原因会导致近端和远端串扰？

  

  本文要点在PCB、集成电路和线缆组件中，最常被提及的串扰现象是接收端器件观测到的远端串扰。带阻滤波器与带通滤波器作用相反：它们能滤除特定频率范围内的干扰信号。带阻滤波器的传递函数可通过计算得出，也可以使用SPICE仿真器获得。还记得那些需要插到墙面上的老式电话机吗？在电话系统数字化之前，通电话时偶尔能听到其他人交谈的微弱回声。这种杂音是因电话线缆中不同导线间

  滤波器 近端串扰 远端串扰

  5.7k浏览量

• 发布了文章 2025-08-08 17:01

  技术资讯 I 图文详解约束管理器-差分对规则约束

  

  本文要点你是否经常在Layout设计中抓瞎，拿着板子无从下手，拿着鼠标深夜狂按；DDR等长没做好导致系统不稳定，PCIe没设相位容差造成链路训练失败……这些都是血泪教训，关键时刻需要靠约束管理器救命！Allegro约束管理器搞差分对，简直是把高速设计的「地狱模式」切换成「新手村」！上期我们介绍了盲/埋孔的使用，本期我们将教会大家如何使用Cadence的约束管

  Layout设计 差分 管理器

  1.5k浏览量

• 发布了文章 2025-07-25 16:16

  技术资讯 I PCB设计过程中盲/埋孔使用

  

  前言巴掌大的板子里密密麻麻的布线，传统的通孔像早高峰上的立交桥的“大柱子”杵在那里，走线全凭运气，绕路、打结、信号互相干仗...改版改到怀疑人生，面积还死活压不下去，使用AllegroXDesignerPlus的B/BVia，瞬间“格局打开”，布线开挂，效率飞起。上期我们介绍了如何创建了B/BVia焊盘，本期我们将教会大家如何使用AllegroXDesign

  allegro PCB设计 盲埋孔

  3.3k浏览量

• 发布了文章 2025-07-18 18:21

  技术资讯 I PCB 设计完成后进行哪些检查可以有效避免功亏一篑？

  

  只有当PCB设计完整呈现了成功组装所需的全部信息时，设计才算真正完成。即便电路板已完成布线，仍需进行检查与复核，以确保PCB能够正确组装。针对PCB设计中无法通过设计规则来定义的内容，则必须通过设计师进行人工核查。本文将探讨设计师应核查的要素，确保PCB设计符合组装要求，并且设计意图已精准体现在印制电路板组装（PCBA）中。由于检查这些要素需要深入理解设计意

  PCBA PCB设计 电路板

  2k浏览量