移位在混合信号设计中很常见

需要对高速混合信号IC的设计进行深刻的改变，以应对其日益增加的复杂性和性能要求。

传统的功能分区和专业领域 - 如电路设计，布局设计和验证 - 正在迅速模糊。开发人员在不同技术领域进行创新的能力是关键。这些技术趋势的影响超出了产品开发的范畴 - 它们对业务战略产生了深远的影响。

高速混合信号系统桥接数字信号处理，RF（包括微波/毫米波）和有线通信，创造了强大的技术组合和与业务相关的挑战。普遍接入高吞吐量数据传输的需求迅速增长，推动了这些挑战。

5G通信承诺更快，更普遍的连接，支持多种通信标准，同时降低基础设施的规模和运营成本。对于更高集成度，更低功耗和降低成本的要求，预计都会加速到一个实际上可能不会被摩尔定律减速所支持的水平。

摩尔定律的重点是晶体管密度。但在过去，CMOS缩放还提供了速度增益，有利于数字和模拟电路 - 尽管不利于许多其他关键的模拟特性。尽管如此，更高的数字密度使数字辅助模拟器件克服了一些纳米工艺的问题。

虽然晶体管密度增加且成本降低将持续至少五年左右，但速度大幅提升在更精细的光刻节点中减少。数字电路在切换到16纳米及以上时仍会看到开关能量和功率的下降，但我们不应期望门的运行速度比以前的节点快得多。毕竟，数字处理器的时钟速度已经稳定了十年左右，通过并行性实现了更高的处理速度。

尽管数字功能的成本持续下降，但公司仍面临前期暴涨的财务障碍成本和设计复杂性。这些因素正在迅速增加，这些因素决定了工程和业务的选择。

当我们继续在缩放光刻中建立复杂的系统时，我们必须要知道回报是否值得。我们比以往任何时候都没有简单而广泛的答案。

正如我们行业其他转折点的情况一样，超越根深蒂固的假设的工程师的聪明才智将是关键。实现功耗降低，尺寸更小，集成度更高的途径可归纳为三个步骤：

第一步是混合信号和数据转换器系统的架构创新，包括不同形式的模拟并行，更高阶的连续时间循环，以及新兴的时域转换器。第二步是更多地使用数字辅助模拟技术，包括自修整和校准，动态元素匹配和抖动。最后，工程师需要在不同芯片之间巧妙地划分功能模块，同时在适当的CMOS节点中集成适当的技术以及化合物半导体工艺，如SiGe，GaAs和GaN，以创建高性能模块和封装。

In这样，传统组件（如电源管理，RF和混合信号模块）之间的功能界限将变得模糊，为更大的协同设计打开了大门。企业高管，请注意：我们不会通过营销或渐进式创新摆脱这个难题。如果我们要继续提供财务回报，我们需要技术领先，以承担为下一代混合信号系统的设计者提供所需的风险。