0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

CAN总线边沿时间标准是什么?边沿时间如何测量呢?

AGk5_ZLG_zhiyua 来源:未知 作者:李倩 2018-09-22 08:51 次阅读

CAN总线边沿时间会影响采样正确性,而采样错误会造成错误帧不断出现,影响CAN总线通信。那么CAN总线边沿时间标准是什么?边沿时间如何测量呢?

一、CAN测试边沿时间意义

目前在国内汽车电子行业没有明确的标准,也就造成汽车零配件质量良莠不齐,零配件整装到汽车上将会造成CAN总线通信异常,给汽车驾驶带来安全隐患。如下是GMW3122信号边沿标准对CAN总线边沿的规范要求。

表中根据需求不同,波特率不同分为高速CAN 和低速CAN。测试的是信号边沿时间,边沿时间是指隐性电平到显性电平时间和显性电平到隐性电平变化的总时间。隐性电平(逻辑值0)到显性电平(逻辑值1)时间为上升沿,显性电平到隐性电平为下降沿。

边沿时间分为上升沿时间、下降沿时间。下降沿时间是按照电压(20%~80%电压区间,有些按照10%~90%电压区间测量边沿时间,文中以20%~80%电压区间测量边沿时间)。表中给出时间范围,如果超出规定时间,会造成波形位宽增加,采样点取值不准确,波特率异常,出现大量错误帧,一直重发数据帧也会造成CAN总线通信瘫痪。

由于现场总线过长,导致总线上挂载电容增加,从而导致线路阻抗增加。在边沿时间测试需要考虑电阻与电容匹配。模拟测试线路短,需要人为添加电容来模拟现场存在实际情况。在上表中典型值是根据现场电容、电阻得出的常用值。

二、CAN边沿时间测试步骤

示波器测试CAN波形

用示波器采集CAN总线波形,设置幅值光标为20%~80%,记录上升沿的时间、下降沿时间。

记录多次数据,确认每次求得上升沿、下降沿时间都在标准范围内。

CAN测试问题

只使用示波器测量CAN边沿时间,需要人为操作记录多次时间。整车CAN总线拥有多个零部件,测试CAN边沿时间需要花费大量时间以及人力,而这还只是整车CAN一致性测试的其中一项,完成全部测试要求,需要一个人测试三天。随着效率要求越来越高,整车厂更希望将时间花费在研发汽车应用新技术。

三、CANDT

基于汽车行业对CAN总线测试手段繁杂,致远电子自主研发的CANDT一致性测试系统,可构建CAN总线安全保障体系,自动化完成CAN总线物理层、链路层及应用层自动化测试。保证整车安全四步曲如下:

步骤一:CAN一致性自动化测试

通过将汽车或节点零部件接入CAN一致性测试系统,可自动化完成CAN总线物理层、链路层等自动化测试,覆盖主流主机厂标准要求,保障整车CAN总线安全稳定。

步骤二:详细测试报表导出

单节点测试完成之后,可自动化到处详细CAN一致性测试报表,其包含测试标准引用,评判依据,判断结果等数据,准确判断节点工作情况,一目了然,可作为主机厂准入依据。

步骤三:CAN总线故障定位及排查解决

新能源汽车主机厂和零部件企业在CANDT一致性测试后,对于测试报告中显示测试不通过的问题,可以用CANScope进行故障定位和排查,加快CAN总线稳定的研发速度。

测试结果:保障整车CAN网络安全

新能源汽车CAN节点在通过一致性测试后,质量高度一致,避免了CAN节点良莠不齐带来的安全隐患问题,从而保证了整车CAN网络的安全统一。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • CAN
    CAN
    +关注

    关注

    54

    文章

    2433

    浏览量

    458681
  • 电平
    +关注

    关注

    5

    文章

    338

    浏览量

    39532
  • 总线通信
    +关注

    关注

    0

    文章

    40

    浏览量

    11761

原文标题:CAN一致性测试——边沿时间

文章出处:【微信号:ZLG_zhiyuan,微信公众号:ZLG致远电子】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何同步采集信号及边沿计数方面问题

    新手求问:最近在做一个测试系统,我用了DAQ助手采集电压信号来测量压力又用了边沿计数功能来测量转角(通过转角能求得体积参数),这里出现了一个问题:边沿计数功能测试只能采样(按要求),得
    发表于 06-02 21:18

    边沿触发有效时间是多少

    在PIC16系列的MCU中,都有一个外中断脚INT,可以进行边沿触发,我想问一下,上升沿或下降沿触发时对信号由低到高或由高到低有效时间是多少?
    发表于 08-13 11:42

    CAN总线信号传输的位定时与位同步理论

    通过足够的空闲时间(“相位缓冲段”)来补偿。 由于CAN协议使用非破坏性的位总线仲裁和显性应答位,信号从发送器传输到接收器再返回到接收器必须在一个位时间内完成。因此除了保留用于同步的
    发表于 08-15 15:59

    CAN总线冷知识-边沿台阶是怎么来的?

    历的时间作为边沿时间,仿真了DUT接入CAN网络时可能会受到的容抗影响,以使测量结果更具有实际意义。分别在CANDT仿真的小电容、大电容负载
    发表于 10-07 07:00

    CAN信号不稳定?“罪魁祸首”边沿台阶不可忽视

    %所经历的时间作为边沿时间,仿真了DUT接入CAN网络时可能会受到的容抗影响,以使测量结果更具有实际意义。分别在CANDT仿真的小电容、大电
    发表于 10-24 07:00

    如何准确测量CAN节点的信号边沿参数?

    如何准确测量CAN节点的信号边沿参数?
    发表于 05-08 06:27

    CMOS触发器在CP边沿的工作特性研究

    CMOS触发器在CP边沿的工作特性研究  对时钟脉冲(简称CP)边沿时间的要求,是触发器品质评价的重要指标之一。触发器只有在CP边沿陡峭(短的
    发表于 10-17 08:52 1625次阅读
    CMOS触发器在CP<b class='flag-5'>边沿</b>的工作特性研究

    边沿触发SR触发器

    可以将电平触发器转换成更为灵活的边沿触发器(采用时间控制方法)。边沿触发器只在上升沿或下降沿处对输入采样。这种转换可以这样来实现:将原来的时钟信
    发表于 08-10 11:10 5658次阅读
    <b class='flag-5'>边沿</b>触发SR触发器

    电平触发和边沿触发的区别

    边沿触发一般时间短,边沿触发一般时间都是us级的,响应要快的,而电平触发只须是高和低就可以了,没时间要求,比如10s
    发表于 11-14 11:38 2.7w次阅读
    电平触发和<b class='flag-5'>边沿</b>触发的区别

    什么是边沿触发器_边沿D触发器介绍

    边沿触发器,指的是接收时钟脉冲CP 的某一约定跳变(正跳变或负跳变)来到时的输入数据。在CP=l 及CP=0 期间以及CP非约定跳变到来时,触发器不接收数据的触发器。具有下列特点的触发器称为边沿触发方式触发器,简称边沿触发器。
    发表于 01-31 09:02 7w次阅读
    什么是<b class='flag-5'>边沿</b>触发器_<b class='flag-5'>边沿</b>D触发器介绍

    那么CAN总线边沿时间标准是什么 如何测量边沿时间

    CAN总线边沿时间会影响采样正确性,而采样错误会造成错误帧不断出现,影响CAN总线通信。
    的头像 发表于 11-23 14:04 7581次阅读
    那么<b class='flag-5'>CAN</b><b class='flag-5'>总线</b><b class='flag-5'>边沿</b><b class='flag-5'>时间</b><b class='flag-5'>标准是</b>什么 如何<b class='flag-5'>测量</b><b class='flag-5'>边沿</b><b class='flag-5'>时间</b>

    基于CAN节点的信号边沿参数测量方案

    CAN总线设计规范对于CAN节点的信号边沿各项参数都有着严格的规定,如果不符合规范,则在现场组网后容易出现不正常的工作状态,各节点间出现通信故障。具体要求如表 1所示,为测试
    发表于 05-17 15:18 989次阅读
    基于<b class='flag-5'>CAN</b>节点的信号<b class='flag-5'>边沿</b>参数<b class='flag-5'>测量</b>方案

    一文详解边沿触发器

    在时钟为稳定的0或1期间,输入信号都不能进入触发器,触发器的新状态仅决定于时钟脉冲有效边沿到达前一瞬间以及到达后极短一段时间内的输入信号. 边沿触发器具有较好的抗干扰性能。
    的头像 发表于 03-16 15:35 6911次阅读
    一文详解<b class='flag-5'>边沿</b>触发器

    如何设计边沿采样的触发器呢?

    在设计双边沿采样电路(Dual-edge triggered flip-flop)之前,先从单边沿采样电路设计(Edge capture register)开始。
    的头像 发表于 06-05 16:27 855次阅读
    如何设计<b class='flag-5'>边沿</b>采样的触发器呢?

    Verilog实现边沿检测的原理

    边沿检测大致分为:上升沿检测,下降沿检测和,双沿检测。原理都是通过比输入信号快很多的时钟去采集信号,当出现两个连续的采集值不等的时候就是边沿产生处。
    的头像 发表于 06-28 15:19 1049次阅读
    Verilog实现<b class='flag-5'>边沿</b>检测的原理