汽车娱乐系统的理想之选：DS90UH925Q-Q1 720p 24-bit Color FPD-Link III 串行器深度解析

在汽车娱乐系统的设计领域，数据传输的高效性、安全性以及稳定性是工程师们始终关注的核心要点。今天，我们就来深入探讨一款在这方面表现卓越的产品——DS90UH925Q-Q1 720p 24-bit Color FPD-Link III 串行器。

文件下载：ds90uh925q-q1.pdf

一、产品概述

DS90UH925Q-Q1 串行器与 DS90UH926Q-Q1 解串器搭配使用，为汽车娱乐系统中受保护的数字视频内容的安全分发提供了理想解决方案。它能够将并行 RGB 视频接口转换为单对高速串行接口，采用行业标准 HDCP 复制保护方案保护数字视频数据，同时支持视频和音频数据传输以及全双工控制，包括通过单差分链路进行的 I2C 通信。这种设计不仅减少了互连尺寸和重量，还消除了偏斜问题，简化了系统设计。

二、产品特性亮点

2.1 集成 HDCP 加密引擎与片上密钥存储

HDCP 加密引擎集成在串行器和解串器中，HDCP 密钥存储在片上内存。这一特性确保了数字视频数据在传输过程中的安全性，有效防止内容被非法复制和传播。

2.2 支持高清数字视频格式

支持 720p 高清数字视频格式，RGB888 + VS、HS、DE 和 I2S 音频，PCLK 支持 5 至 85 MHz，能够满足大多数汽车娱乐系统对视频质量的要求。

2.3 单 3.3V 操作与兼容的 LVCMOS I/O 接口

采用单 3.3V 电源供电，LVCMOS I/O 接口兼容 1.8V 或 3.3V，具有良好的兼容性和灵活性，方便与其他设备集成。

2.4 低功耗模式

具备低功耗模式，能够有效降低功耗，延长设备的使用寿命，同时减少对汽车电源系统的负担。

2.5 汽车级产品

经过 AEC-Q100 Grade 2 认证，符合汽车级产品的标准，能够在恶劣的汽车环境中稳定工作，具有高可靠性和稳定性。

2.6 低 EMI 设计

通过使用低电压差分信号、数据加扰和随机化以及扩频时钟兼容性，最大限度地降低了 EMI，减少了对其他设备的干扰。

三、引脚配置与功能

DS90UH925Q-Q1 的引脚配置丰富且复杂，不同的引脚承担着不同的功能，以下是一些主要引脚的介绍：

3.1 LVCMOS 并行接口引脚

• R[7:0]、G[7:0]、B[7:0]：分别为红色、绿色和蓝色并行接口数据输入引脚。若未使用，可留空；部分引脚还可作为 GPIO 使用，增加了引脚的复用性。
• HS、VS、DE：分别为水平同步、垂直同步和数据使能输入引脚，在视频控制中起着关键作用。
• PCLK：像素时钟输入引脚，其选通边缘由 RFB 配置寄存器设置。

3.2 控制引脚

• PDB：电源关断模式输入引脚，通过控制该引脚的电平，可以使设备进入正常工作模式或电源关断模式。
• MODE_SEL：设备配置选择引脚，用于选择不同的设备配置模式。

3.3 I2C 引脚

• IDx：用于选择 I2C 串行控制总线设备 ID 地址，需要外部上拉到 VDD33。
• SCL、SDA：分别为 I2C 时钟输入/输出接口和 I2C 数据输入/输出接口，需要外部上拉到 VDD33。

3.4 状态引脚

• INTB：HDCP 中断引脚，用于指示 HDCP 相关的中断请求。

3.5 FPD-Link III 串行接口引脚

• DOUT+、DOUT-：分别为真输出和反相输出引脚，输出需要通过 0.1μF 电容进行交流耦合。
• CMF：共模滤波引脚，连接 0.1μF 电容到地，用于对差分对进行额外的共模滤波。

3.6 电源和接地引脚

• VDD33：片上稳压器电源引脚，需要连接 4.7μF 电容到地。
• VDDIO：LVCMOS I/O 电源引脚，需要连接 4.7μF 电容到地。
• GND：接地引脚，通过至少 9 个过孔连接到接地平面。

3.7 稳压器电容引脚

• CAPHS12、CAPP12、CAPL12：用于连接片上稳压器的去耦电容。

四、规格参数

4.1 绝对最大额定值

了解产品的绝对最大额定值对于确保设备的安全使用至关重要。DS90UH925Q-Q1 的一些关键绝对最大额定值如下：

• 电源电压 VDD33 和 VDDIO 的范围为 -0.3V 至 4.0V。
• LVCMOS I/O 电压范围为 -0.3V 至 VDDIO + 0.3V。
• 串行器输出电压范围为 -0.3V 至 2.75V。
• 结温最大为 150°C。

4.2 处理额定值

• 存储温度范围为 -65°C 至 +150°C。
• ESD 额定值：人体模型（HBM）为 ±8kV，充电设备模型（CDM）为 +1.25kV，机器模型（MM）为 +250V。

4.3 推荐工作条件

• 电源电压 VDD33 和 VDDIO 推荐在 3.0V 至 3.6V 之间，LVCMOS 电源电压也可选择 1.71V 至 1.89V。
• 工作自由空气温度范围为 -40°C 至 105°C。
• PCLK 频率范围为 5MHz 至 85MHz。
• 电源噪声最大为 100mVP-p。

4.4 热信息

了解产品的热信息有助于合理设计散热方案，确保设备在正常温度范围内工作。DS90UH925Q-Q1 的一些热信息如下：

• 结到环境的热阻为 35°C/W。
• 结到外壳（顶部）的热阻为 5.2°C/W。
• 结到电路板的热阻为 5.5°C/W。

4.5 直流和交流电气特性

文档中详细列出了 DS90UH925Q-Q1 的各种直流和交流电气特性，包括输入输出电压、电流、频率等参数，这些参数为工程师在电路设计中提供了重要的参考依据。

五、详细功能描述

5.1 高速前向通道数据传输

高速前向通道（HS_FC）由 35 位数据组成，包含 RGB 数据、同步信号、HDCP、I2C 和 I2S 音频，从串行器传输到解串器。数据经过随机化、平衡和加扰处理，优化了在交流耦合链路上的信号传输。设备支持 5MHz 至 85MHz 的时钟，应用有效负载速率最大为 2.975Gbps，实际线路速率最大为 2.975Gbps，最小为 525Mbps。

5.2 低速反向通道数据传输

低速反向通道（LS_BC）提供了显示器和主机处理器之间的双向通信。反向通道控制数据与高速前向数据、直流平衡编码和嵌入式时钟信息一起通过单串行链路传输，包含 I2C、HDCP、CRC 和 4 位标准 GPIO 信息，线路速率为 10Mbps。

5.3 向后兼容模式

DS90UH925Q-Q1 在 5 - 65MHz 的 PCLK 频率下与 DS90UR906Q 和 DS90UR908Q FPD Link II 解串器向后兼容，能够在单串行 FPD-Link II 对上以 140Mbps 至 1.82Gbps 的线路速率传输 28 位数据。

5.4 共模滤波引脚（CMF）

通过在该引脚上连接 0.1μF 电容到地，可以对差分对进行额外的共模滤波，提高在高噪声环境下的抗干扰能力。

5.5 视频控制信号滤波

在正常模式下，视频控制信号（DE、HS、VS）具有一定的限制，该功能可以验证和过滤控制信号上的高频噪声，避免出现视觉显示错误。

5.6 电源关断（PDB）

通过控制 PDB 输入引脚，可以使设备进入电源关断模式或正常工作模式，在不需要显示时可以关闭链路以节省电源。

5.7 远程自动电源关断模式

当配对的解串器进入电源关断模式时，串行器会自动进入远程自动电源关断模式，显著降低功耗；当解串器上电时，串行器自动进入正常上电模式。

5.8 LVCMOS VDDIO 选项

1.8V 或 3.3V 的输入和输出由单独的 VDDIO 电源供电，提供了与外部系统接口信号的兼容性。

5.9 输入 PCLK 丢失检测

当输入时钟（PCLK）丢失时，串行器可以进入低功耗睡眠状态；当检测到 PCLK 再次出现时，串行器将锁定到传入的 PCLK。

5.10 串行链路故障检测

能够检测电缆开路、短路等七种故障条件，并通过地址 0x0C 表 6 的第 0 位指示链路检测状态。

5.11 像素时钟边缘选择（RFB）

通过 RFB 控制寄存器位可以选择像素时钟的哪个边缘用于锁存数据。

5.12 低频优化（LFMODE）

通过寄存器（0x04[1:0]）或 MODE_SEL 引脚 24 可以设置 LFMODE，控制串行器的工作频率。

5.13 中断引脚（INTB）

用于指示 HDCP 相关的中断请求，通过一系列寄存器的设置和操作，可以实现中断的检测和处理。

5.14 EMI 降低特性

• 输入 SSC 容限（SSCT）：能够跟踪来自主机源的三角输入扩频时钟（SSC）配置文件，幅度偏差最大为 ±2.5%，调制频率最大为 35kHz，频率范围为 5 - 85MHz。
• GPIO[3:0] 和 GPO_REG[8:4]：在 18 位 RGB 操作模式下，可作为通用 I/O 使用，并提供了相应的启用序列。
• I2S 传输：在正常 24 位 RGB 操作模式下，支持 3 位 I2S 传输，还可选择启用辅助 I2S 通道。
• HDCP：根据 HDCP v1.3 规范实现加密功能，对视听内容进行 HDCP 加密。
• 内置自测试（BIST）：支持高速串行链路和低速反向通道的测试，在原型阶段、设备生产、系统测试和诊断中非常有用。

六、设备功能模式

6.1 配置选择（MODE_SEL）

可以通过 MODE_SEL 输入引脚或配置寄存器位来配置设备，通过设置不同的电压比可以选择 10 种可能的模式之一。

6.2 HDCP 转发器

当 DS90UH925Q-Q1 和 DS90UH926Q-Q1 配置为 HDCP 转发器应用时，可以扩展 HDCP 传输到多个显示设备，实现对所有 HDCP 接收器的认证和受保护内容的分发。

6.3 转发器配置

在 HDCP 转发器应用中，DS90UH925Q-Q1 作为 HDCP 发送器，DS90UH926Q-Q1 作为 HDCP 接收器。支持两级 HDCP 转发器，每个 HDCP 接收器最多可连接三个 HDCP 发送器。

6.4 转发器连接

HDCP 转发器需要在 HDCP 接收器和每个 HDCP 发送器之间进行特定的连接，包括视频数据、I2C、音频、IDx 引脚、MODE_SEL 引脚和中断引脚的连接。

七、编程与寄存器映射

7.1 串行控制总线

DS90UH925Q-Q1 通过与 I2C 协议兼容的串行控制总线进行配置，该总线还用于主机源控制和监控 HDCP 功能的状态。支持 16 个设备地址，通过 IDx 引脚设置设备地址。

7.2 寄存器映射

文档中详细列出了串行控制总线的寄存器映射表，包括寄存器地址、名称、位功能、类型、默认值和描述等信息，这些寄存器用于配置设备的各种功能和监控设备的状态。

八、应用与实现

8.1 应用信息

DS90UH925Q-Q1 与 DS90UH926Q-Q1 配合使用，适用于 HDCP 兼容主机（图形处理器）和显示器之间的接口。支持 24 位色深（RGB888）和高清（720p）数字视频格式，能够接收 RGB 数据流、控制位和 I2S 总线音频流，并对视频和音频内容进行 HDCP 认证和加密。

8.2 典型应用

8.2.1 设计要求

• VDDIO 可选 1.8V 或 3.3V。
• VDD33 为 3.3V。
• DOUT 的交流耦合电容为 100nF。
• PCLK 频率为 85MHz。

8.2.2 详细设计步骤

在典型的 85MHz 24 位彩色显示应用中，CML 输出需要在高速串行线上使用外部 0.1μF 交流耦合电容，串行器具有内部终端。在电源引脚附近放置旁路电容，使用铁氧体磁珠进行有效噪声抑制。在 PDB 信号上放置 RC 延迟，以确保设备在电源稳定后启用。

8.2.3 应用曲线

文档中提供了串行器眼图和 CML 输出曲线，这些曲线有助于工程师了解设备在不同条件下的性能表现。

九、电源供应建议

9.1 上电要求和 PDB 引脚

VDD33 和 VDDIO 的电源斜坡上升时间应小于 1.5ms，且为单调上升。在 PDB 引脚上需要使用大电容，以确保 PDB 在所有 VDD 达到推荐工作电压后到达。当 PDB 引脚连接到 VDDIO 或 VDD33 时，建议使用 10kΩ 上拉电阻和大于 10μF 的电容到地，以延迟 PDB 输入信号。

9.2 CML 互连指南

使用 100Ω 耦合差分对，遵循 S/2S/3S 规则进行间距设置，尽量减少过孔数量，在高于 500Mbps 线路速度时使用差分连接器，保持走线平衡，最小化对内偏斜。

十、布局设计

10.1 布局指南

电路板布局和堆叠应设计为为设备提供低噪声电源馈送，将高频或高电平输入和输出分开，以减少杂散噪声拾取、反馈和干扰。使用薄电介质（2 至 4 密耳）的电源/接地夹层可以提高电源系统性能，外部旁路电容应包括 RF 陶瓷和钽电解类型。建议使用至少四层板，将 LVCMOS 信号与 CML 线分开，CML 互连通常推荐使用紧密耦合的 100 欧姆差分线。

10.2 布局示例

文档中提供了 WQFN 封装的模板参数和布局示例，包括孔径面积比、制造工艺、焊膏沉积等信息，这些信息对于提高电路板组装良率非常有帮助。

十一、设备与文档支持

11.1 文档支持

提供了相关的文档，如应用笔记、接口网站、热指标文档等，这些文档可以帮助工程师更好地了解和使用 DS90UH925Q-Q1。

11.2 静电放电注意事项

这些设备的内置 ESD 保护有限，在存储或处理时应将引脚短路或放置在导电泡沫中，以防止静电损坏 MOS 栅极。

11.3 术语表

提供了术语表，解释了文档中使用的术语、首字母缩写词和定义，方便工程师理解文档内容。

十二、机械、封装和订购信息

文档中提供了 DS90UH925Q-Q1 的机械封装和订购信息，包括不同的订购部件编号、状态、材料类型、封装、引脚数量、包装数量、载体、RoHS 合规性、引脚涂层/球材料、MSL 评级/峰值回流温度、工作温度和部件标记等信息。

DS90UH925Q-Q1 720p 24-bit Color FPD-Link III 串行器以其丰富的功能、出色的性能和可靠的设计，为汽车娱乐系统的数据传输提供了一个优秀的解决方案。作为电子工程师，