该DP8573A旨在用于基于微处理器的系统,其中需要信息来进行多任务处理、数据记录或一般时间/日期信息。该器件采用低压硅栅 microCMOS 技术实现,可在备用电池环境中提供低待机功耗。该电路的架构看起来像一个连续的内存块或 I/O 端口,组织为一个 32 字节的块。这包括控制寄存器、时钟计数器、报警比较 RAM 和省时 RAM。
时间和日期以 BCD 格式、12 或 24 小时模式从 1/100 秒到年和闰年保持。提供星期几和月份中的某一天计数器。时间由片内晶体振荡器控制,只需添加32.768 kHz晶体和两个电容器。
*附件:dp8573a.pdf
断电逻辑和控制功能已集成在片上。RTC使用此逻辑发出电源故障中断,并锁定μP接口。当 V 时,电源故障时间可能会自动登录到 RAM 中 BB型 > V CC .此外,还提供了两个电源引脚。当 V BB型 > V CC ,内部电路会自动从主电源切换到电池电源。
DP8573A的中断结构提供三种基本类型的中断:定期中断、警报/比较中断和电源故障。中断掩模和状态寄存器支持掩蔽并轻松确定每个中断。
特性
参数

一、核心功能概述
DP8573A是一款专为微处理器系统设计的实时时钟芯片,采用低电压硅栅微CMOS技术,具备以下核心特性:
- 时间管理:支持1/100秒至年的BCD格式计时,提供12/24小时模式、星期/日期计数器,内置32.768kHz晶体振荡器(仅需外接晶体和电容)。
- 电源冗余:集成VCC/VBB双电源切换逻辑,主电源失效时自动切换至备份电池(2.2V≤VBB≤VCC-0.4V),支持电源失效中断及时间日志记录。
- 中断系统:支持周期性、闹钟比较、电源失效三类中断,可通过掩码寄存器灵活配置。
二、关键模块详解
- 时钟与日历
- 8字节BCD计数器链,覆盖1/100秒、秒、分、时、日、月、年及星期。
- 支持闰年计算(可编程4年周期)和12/24小时模式切换。
- 提供“验证读取”机制防止计数器滚动时读取错误。
- 中断控制
- 周期性中断:基于计数器溢出触发(如每分钟/秒),状态标志需手动清除。
- 闹钟中断:6组比较寄存器可编程未来触发时间,支持多条件组合(如每日3:15 AM)。
- 电源失效中断:通过PFAIL引脚检测,30-63ms去抖后触发,强制锁定接口。
- 电源管理
- 自动切换至VBB供电,主电源恢复后需PFAIL引脚置高解锁。
- 单电源模式(VBB接地)需禁用振荡器参考电路以降低功耗。
- 时间保存功能
- 通过Time Save RAM实现时钟快照,避免读取时计数器滚动冲突。
- 电源失效时可自动保存当前时间至RAM。
三、寄存器架构
- 主状态寄存器(00H) :全局中断状态、寄存器块选择(D6位)。
- 控制寄存器组:包括实时模式(12/24小时设置)、中断使能、输出模式配置等。
- 计数器与RAM:32字节地址空间,含时钟值、比较RAM及通用存储区。
四、电气特性
- 工作电压:4.5V~5.5V(VCC),备份模式下VBB≥2.2V。
- 功耗:典型待机电流10μA(电池模式),工作电流250μA(5V供电)。
- 温度范围:-40℃~+85℃。
五、应用设计要点
- 初始化:上电后需配置振荡器、时钟模式及中断参数,清除随机数据。
- 抗干扰:电源失效检测需硬件去抖,VCC/VBB电压差需保持以避免切换冲突。
- PCB布局:晶体负载电容(典型11pF)需匹配厂商要求,寄生电容影响需补偿。
六、封装与引脚
- 提供DIP-24和PLCC-28封装,关键引脚包括:
- OSC IN/OUT:外接晶体。
- PFAIL:电源失效检测输入。
- INTR/MFO:开漏中断输出(支持双中断配置)。
-
寄存器
+关注
关注
31文章
5588浏览量
129044 -
实时时钟
+关注
关注
4文章
325浏览量
67984 -
内存
+关注
关注
9文章
3173浏览量
76106 -
微处理器
+关注
关注
11文章
2416浏览量
85319 -
计数器
+关注
关注
32文章
2306浏览量
97564
发布评论请先 登录
RTC是什么?RTC实时时钟实验
DP8573A日历时钟芯片的应用
浅谈RTC实时时钟特征与原理
实时时钟芯片DS1302在DSP嵌入式系统中的应用总结
stm32f4 RTC实时时钟解析

DP8573A实时时钟(RTC)芯片技术文档总结
评论