0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

介绍动态ODT模式

SwM2_ChinaAET 来源:未知 作者:李倩 2018-06-26 08:53 次阅读

首先举一个例子:

早期的DDR(注:DDR2开始支持ODT功能),当向内存写入数据时,如果只有一条内存,那么这条内存就自己进行信号的终结,终结电阻等效为150Ω。如果为两条内存,那么他们会交错的进行信号的 终结。第一个模组工作时,第二个模组进行终结操作,等第二个模组工作时,第一个模组进行终结操作,但等效电阻为75Ω。当有三条内存的时候,三条会交替进 行信号终结,但等效电阻为50Ω。对于省略终端电阻的DIMM(因为支持ODT,所以可以省略),也是同样的道理。假设使用同步模式ODT,且终结电阻被设置为150Ω,当向内存写入数据时,如果只有一个内存颗粒,那么这条内存就自己进行信号的终结,终结电阻等效为150Ω。

如果为两个内存颗粒,那么他们会交错的进行信号的 终结。第一个内存颗粒工作时,第二个内存颗粒进行终结操作,等第二个内存颗粒工作时,第一个内存颗粒进行终结操作,但等效电阻为75Ω。当有三个内存颗粒的时候,三个会交替进行信号终结,但等效电阻为50Ω。

这样一来,信号完整性就会受到不同程度的影响,为了能够保持等效电阻一致,我们希望ODT的RTT(终结电阻)是可以动态修改的,而不需要每次都要通过MRS Command进行修改。这就是接下来要介绍的动态ODT模式。

当MR2寄存器中的A9和A10位被置位为1,动态ODT模式将会被启用。具体的功能描述如下:

• Two RTT values are available: RTT_Nom and RTT_WR.– The value for RTT_Nom is preselected via bits A[9,6,2] in MR1.– The value for RTT_WR is preselected via bits A[10,9] in MR2.• During operation without write commands, the termination is controlled as follows:– Nominal termination strength RTT_Nom is selected.– Termination on/off timing is controlled via ODT pin and latencies ODTLon and ODTLoff.• When a write command (WR, WRA, WRS4, WRS8, WRAS4, WRAS8) is registered, and if DynamicODT is enabled, the termination is controlled as follows:– A latency ODTLcnw after the write command, termination strength RTT_WR is selected.– A latency ODTLcwn8 (for BL8, fixed by MRS or selected OTF) or ODTLcwn4 (for BC4, fixed by MRS

or selected OTF) after the write command, termination strength RTT_Nom is selected.– Termination on/off timing is controlled via ODT pin and ODTLon, ODTLoff.

需要注意的是,动态ODT并不支持DLL-off模式,用户必须通过设置MR2{A10, A9}={0,0},来禁用动态ODT功能。

由于时序图比较长,为了防止图像压缩后变得不清晰,所以改成了pdf文件的形式。

DynamicODT.pdf

异步ODT功能因为使用的频率较低,此处不再详细介绍。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    85

    文章

    5040

    浏览量

    169645
  • DDR
    DDR
    +关注

    关注

    9

    文章

    677

    浏览量

    64255
  • 信号完整性
    +关注

    关注

    65

    文章

    1337

    浏览量

    94916

原文标题:【博文连载】DDR3中的ODT动态模式详解

文章出处:【微信号:ChinaAET,微信公众号:电子技术应用ChinaAET】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    DDRx的关键技术介绍(中)

    在DDRx里面经常会被一些缩写误扰,如OCD、OCT和ODT,我想有同样困扰的大有人在,今天还是继续上一篇的关键技术来介绍一下大家的这些困扰吧。片外驱动调校OCD(Off-Chip Driver
    发表于 08-31 11:36

    Q [17:0]和CQ输出需要FPGA/ASIC端的ODT吗?

    你好,QDRII+SRAM Q[17:0]和CQ输出需要FPGA /ASIC侧的ODT?如果是,多少钱?40欧姆,50欧姆?最好的问候, 以上来自于百度翻译 以下为原文Hello, QDRII+
    发表于 10-08 16:21

    DDR3 ZQ校准简单介绍

    为了实现更强大的系统操作,DDR3 SDRAM驱动器设计通过降低电容得到了增强,动态片上端接(ODT)和新的校准方案。电容减少来自于使用新的合并驱动器。使用新驱动程序,组成输出驱动程序的电路共享用于ODT。DDR2上使用单独的结
    发表于 05-23 08:20

    浅析DDR3 ODT

    第一次看到ODT这个东西,真是一头雾水;然后是Termination Rank,FAE解释了几次,也没明白。究其原因,这玩意儿和硬件太相关,而不是纯粹软件的TRUE or FALSE。好歹也是通信工程毕业,号称软硬通吃,怎能被轻易难倒?
    发表于 05-24 07:31

    动态ODT功能

    在某种应用情况下,为了更好的提高数据总线的信号完整性,我们需要DDR3 SDRAM的终端阻抗可以不需要通过MRS命令来改变。这种需求由“动态ODT”特性来支持。
    发表于 05-30 07:58

    关于ODT与驱动强度的相关知识介绍

    一、关于ODT与驱动强度1.1、在读数据时,打开主控端的ODT,关闭DDR2端的 ODT;而在写数据时,则相反;数据线空闲时,则关闭两端的ODT。1.2、对于DDR2 800,设置寄存
    发表于 01-06 06:34

    ODT在手,DDR5布线可以任性走?

    作者:一博科技高速先生成员姜杰ODT是On Die Termination的缩写,又叫片内端接,顾名思义,就是把端接电阻放在了芯片内部。作为一种端接,ODT可以减小反射,对信号质量的改善显而易见
    发表于 12-28 14:47

    什么是动态同步传输模式

    什么是动态同步传输模式 DTM是以新方式采用TDM(时分复用)的光纤网络进行电路交换的一种形式,即,将可用的带宽动态重新分配给需要带
    发表于 03-18 15:55 1977次阅读

    APM的飞行模式介绍

    APM的飞行模式介绍,通过该介绍可以了解APM的飞行模式,然后合理的设置这些飞行模式,避免因为设置错误导致的炸鸡
    发表于 07-29 17:08 0次下载

    基于机械结构的动态原理图介绍

    本文档内容介绍了多种机械结构的动态原理图介绍,供网友参考。
    发表于 09-19 14:32 11次下载
    基于机械结构的<b class='flag-5'>动态</b>原理图<b class='flag-5'>介绍</b>

    机械原理动态图大全介绍

    本文档内容介绍了基于机械原理动态图大全介绍
    发表于 09-19 15:27 92次下载

    聊一聊ODT的几种操作模式

    在同步ODT模式下,RTT会在ODT被采样为高电平的那个时钟上升沿之后的ODTLon个时钟周期被打开,同时,RTT会在ODT被寄存为低电平(采样并被寄存)之后的ODTLoff个时钟周期
    的头像 发表于 06-27 08:49 1.5w次阅读
    聊一聊<b class='flag-5'>ODT</b>的几种操作<b class='flag-5'>模式</b>

    什么是ODT,它是怎么工作的?

    其实 ODT 技术的具体内部构造并不十分复杂。在内存各种引脚与内存模组的内部缓冲器中间设有一个 EMRS 扩展模式寄存器,通过其内部的一个控制引脚可以控制 ODT 的阻抗值,一旦 ODT
    的头像 发表于 06-29 14:28 5w次阅读
    什么是<b class='flag-5'>ODT</b>,它是怎么工作的?

    AN4365_STM32F4系列MCU功耗模式与最优动态能效的使用

    AN4365_STM32F4系列MCU功耗模式与最优动态能效的使用
    发表于 11-21 08:11 0次下载
    AN4365_STM32F4系列MCU功耗<b class='flag-5'>模式</b>与最优<b class='flag-5'>动态</b>能效的使用

    动态无功补偿装置的三种运行模式

    动态无功补偿装置作为电力系统中重要的设备,扮演着优化功率因数、改善电网稳定性的关键角色。在实际运行中,动态无功补偿装置通常有三种主要运行模式,分别为“手动模式”、“自动
    的头像 发表于 02-28 14:17 270次阅读
    <b class='flag-5'>动态</b>无功补偿装置的三种运行<b class='flag-5'>模式</b>