泰克科技展示物理层发送端和接收端一致性测试解决方案

PCIe总线的高吞吐量和低延迟，使得处理器与处理器之间、处理器与外围芯片之间能更高效地协同工作，这对于处理大规模的神经网络和复杂的AI模型至关重要， 是AI蓬勃发展的关键技术底座之一。

根据行业动态推测，新一代PCIe规范 - PCIe Gen6将在2025年下半年开始加速落地。值此技术迭代的关键时期，泰克(Tektronix)和安立(Anritsu)在2025年8月26日于苏州举办的PCIe技术发展大会上，展出了物理层发送端&接收端一致性测试的完整解决方案，并对澜起科技的PCIe6 Retimer产品在现场进行了实测演示。优异的实测结果展示了泰克、安立和澜起科技领先的产品力。

PCIe：AI算力的关键底座

随着人工智能与大模型的爆发式增长，数据中心与高性能计算系统对高速互连的依赖日益增强。PCIe总线凭借高吞吐量、低延迟、良好的兼容性，成为处理器与处理器、处理器与加速器、处理器与存储/网络之间协同的核心通道。

■在AI训练场景中，PCIe 提供海量数据搬运能力，确保 GPU/AI 加速器高效并行。

■在数据中心与云计算中，PCIe 保证高速网络卡、存储设备与 CPU 的高效交互。

■在车规与边缘计算领域，PCIe 则是实时处理与低功耗优化的基础设施。

随着速率跨越式提升至64GT/s (Gen6)，链路中的损耗、抖动、误码等问题更加突出，一致性验证和信号完整性保障成为产业升级的关键。

根据行业预测，PCIe Gen6将在2025年下半年开始加速落地，这也意味着整个生态对测试与验证工具提出了前所未有的要求。

技术迭代下的合作展示

在这一关键时期，泰克(Tektronix)与安立(Anritsu)在PCIe技术发展大会上，联合展出了物理层发送端与接收端一致性测试的完整解决方案，并携手澜起科技科技 (Montage technology)现场实测了其PCIe Gen6 Retimer产品。

本次演示不仅覆盖了CEM一致性测试的完整流程，还通过真实DUT的接入，向业界展示了可落地、可追溯的测试能力。

发送端一致性测试：

精细化控制与自动化分析

在发送端CEM测试环节，泰克59GHz示波器作为核心仪器，承担了高精度波形采集与自动化分析任务。

泰克DPO70000SX ATI 高性能示波器

■码型切换与损耗仿真：示波器联动AFG自动切换测试码型，并在Gen6测试模式下注入18.2 dB链路损耗，真实还原高速互连环境。

■参数测量覆盖全面：包括眼图（眼高/眼宽）、抖动（Jitter）、SNDR（信噪失真比）、Preset测试等，全面对标PCI-SIG协会规范。

■噪声修正：通过内置工具建立Scope Noise数据库，消除示波器底噪影响，确保结果的准确性。

■自动化分析：结合PAMJET软件，完成长时间波形的自动采集与结果判定，生成Pass/Fail报告。

现场结果表明：

眼高、眼宽裕量充足，远高于协会最低要求；

眼图对称性良好，信号完整性表现稳定；

测试流程全自动化，工程师无需手动反复调试，大幅提升效率。

接收端一致性测试：

链路训练与误码验证

在接收端测试环节，安立MP1900A BERT配合澜起科技DUT，完成了基于PCIe Gen6最新规范的Link Training与误码率验证。

安立MP1900A误码率测试仪

✓ 测试拓扑：PG输出 → ISI通道 → CBB → DUT接收端 → DUT发射端环回输出 → BERT内置Redriver & Equalizer → 误码检测。

✓ 校准过程：首先完成接收端校准，选择合适的ISI Pair，确保链路处于标准损耗环境下。

✓ BER测试：在完整训练至64GT/s链路下，DUT的First BER达到1E-10，完全满足CEM规范。

✓ 调试功能：系统可追踪从Gen1 (2.5 GT/s)到Gen6 (64 GT/s)的完整训练过程，便于工程师快速定位链路问题。

应用价值：PCIe Gen6落地意义

通过本次联合演示，业界可以看到PCIe Gen6从规范到实测落地的可行性：

• 加速AI算力规模化：为大模型训练与推理提供稳定的高速互连。

• 支撑新一代数据中心：帮助服务器、网络与存储系统实现更高能效比。

• 推动本土创新：澜起科技Retimer的成功验证，标志着本土芯片企业在PCIe Gen6生态中的重要地位。

｜共赢未来：测试为创新护航｜

此次泰克与安立的合作展示，不仅展现了全流程一致性验证能力，也通过与澜起科技的协作，体现了测试厂商与本土企业共建生态的决心。

未来，泰克将继续秉持“测试为先”的理念，携手更多合作伙伴推动PCIe Gen6的产业化落地，为AI、数据中心、新能源与高性能计算等前沿应用提供坚实的互连基础。