0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

北美ASIC经典面试试题

数字前端ic芯片设计 来源:未知 作者:邓佳佳 2018-03-21 15:09 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Question:

Come up with logic that counts number of ‘1’s in a 7 bit wide vector.You can only use combinational logic.

Answer:

Following is one of the ways to come up with such logic.

Input vector is 7 bit wide. To sum up 7 bits we need 3 bits of binary encoded output.We’ve full adders available. A single full adder can add 3 input bits and generate 2 bitsof binary encoded output.E.g. a full adder can add 3 bit wide input vector ‘111’ and generate ‘11’ output.We can pick two full adders and add up 6 bits of the input vector and will end up withtwo sets of two bit wide binary encoded data.E.g. if input vector is ‘1100111’, we can assume two full adders adding up first 6bits ‘110011’ where first three bits ‘110’ are input to first adder and ‘011’ are inputto second adder. First adder will output ‘10’ (decimal 2) and second adder will alsooutput ‘10’ (decimal 2), and we need to add up two two bit binary vectors. We canagain employ full adders to do this as we still have to account for the 7th input bit ofthe input vector. That can go into the least significant full adder carry-input.

For the above example :

Input vector ‘1100111’

input ‘110’ => full adder => ‘10’ output

input ‘011’ => full adder => ‘10’ output

10

+10

------

100 => output (4)

Now accounting for the seventh input bit ‘1’ as carry into the least significant adder.

1 <= Carry in.

10

+10

-----

101 => Binary encoded decimal 5 which is the input of 1s in inputvector ‘1100111’.

Full adders can be used to add-up 3 input bits at a time. Outputs of first level of fulladders represent the two bit encoded version of the total ‘1’s count, which we need toadd up get the final two digit encoded version of total ‘1’s. Since we need to add up7 bit inputvector, 7th input vector can be used as ‘Carry In’ in the second level of fulladders.

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • asic
    +关注

    关注

    34

    文章

    1277

    浏览量

    124936

原文标题:北美ASIC经典面试试题(2)

文章出处:【微信号:ic_frontend,微信公众号:数字前端ic芯片设计】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    图像噪点太多?试试用半导体制冷技术给传感器“降温”!

    图像噪点太多?试试用半导体制冷技术给传感器“降温”!
    的头像 发表于 04-07 09:11 181次阅读
    图像噪点太多?<b class='flag-5'>试试</b>用半导体制冷技术给传感器“降温”!

    单片机必掌握|20个经典设计电路,看看有没有你不会的

    不管是单片机入门、项目实战还是求职面试经典电路设计都是硬核基本功!整理了单片机一定要吃透的20个经典设计电路,新手查漏补缺、老手温故知新,速码自查1、TYPE-C接口充电电路2、AD模数转换电路3
    的头像 发表于 03-26 20:02 177次阅读
    单片机必掌握|20个<b class='flag-5'>经典</b>设计电路,看看有没有你不会的

    面试必看!排队自旋锁32位变量的域划分与核心作用

    在操作系统面试中,并发同步机制一直是高频考点,而排队自旋锁作为解决传统自旋锁“饥饿” 问题的关键技术,其 32 位变量的域划分更是面试官青睐的 “细节题”。不少同学能说出排队自旋锁的基本概念,却对其
    的头像 发表于 02-09 16:54 918次阅读
    <b class='flag-5'>面试</b>必看!排队自旋锁32位变量的域划分与核心作用

    面试必看:排队自旋锁之MCS锁的实现原理与关键考点

    在并发编程面试中,“锁” 是绕不开的核心话题,而自旋锁作为轻量级锁的代表,其优化方案更是高频考点。
    的头像 发表于 02-09 16:51 848次阅读
    <b class='flag-5'>面试</b>必看:排队自旋锁之MCS锁的实现原理与关键考点

    符合 UL1741 标准的北美光伏并网电表应用解析

    安科瑞刘鸿鹏172 一 ⑥⑨⑦②  一5322 在北美光伏市场中,无论是分布式屋顶光伏,还是工商业逆变器并网项目,对电能计量与并网监测的要求始终处在一个较高标准。并网合规、发电量核算、能量流向判定
    的头像 发表于 01-19 14:07 322次阅读
    符合 UL1741 标准的<b class='flag-5'>北美</b>光伏并网电表应用解析

    微弱信号采集 ASIC芯片 CBM12AD1X

    ASIC芯片
    芯佰微电子
    发布于 :2025年11月28日 15:04:53

    智行者蜗小白亮相2025 ISSA北美清洁展

    近日,智行者蜗小白亮相2025 ISSA北美清洁展——在海外市场,它以“Viggo”之名,为全球专业观众所熟知。
    的头像 发表于 11-18 14:00 859次阅读

    人工智能工程师高频面试题汇总:循环神经网络篇(题目+答案)

    后台私信雯雯老师,备注:循环神经网络,领取更多相关面试题随着人工智能技术的突飞猛进,AI工程师成为了众多求职者梦寐以求的职业。想要拿下这份工作,面试的时候得展示出你不仅技术过硬,还得能解决问题。所以
    的头像 发表于 10-17 16:36 849次阅读
    人工智能工程师高频<b class='flag-5'>面试题</b>汇总:循环神经网络篇(题目+答案)

    用30道电子工程师面试题来拷问堕落的你...

    今天用30道电子工程师面试题来拷问堕落的你,你能扛住第几题?1、下面是一些基本的数字电路知识问题,请简要回答之。(1)什么是Setup和Hold时间?答:Setup/HoldTime用于测试芯片
    的头像 发表于 10-15 17:37 1357次阅读
    用30道电子工程师<b class='flag-5'>面试题</b>来拷问堕落的你...

    天合储能北美大单持续发货

    2025年以来,天合储能稳步推进在北美的战略布局,在近期已顺利完成第三批系统发运,累计出货量接近1GWh,标志着公司在区域市场的深度耕耘正加速转化为规模化成果。这一阶段性进展,不仅彰显了客户对天合储能系统稳定性与产品实力的高度认可,也印证了公司在北美市场本地化战略的持续落
    的头像 发表于 08-12 10:11 975次阅读

    AI芯片,需要ASIC

    电子发烧友网报道(文/李弯弯) 2025年,全球AI芯片市场正迎来一场结构性变革。在英伟达GPU占据主导地位的大格局下,ASIC(专用集成电路)凭借针对AI任务的定制化设计,成为推动算力革命的新动力
    的头像 发表于 07-26 07:30 7389次阅读

    常见电子类硬件笔试题整理(含答案)

    violation,画图说明,并说明解决办法。(威盛VIA2003.11.06上海笔试试题) Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求。建立时间是指触发器的时钟信号
    发表于 06-27 15:05

    最全的硬件工程师笔试试题

    硬件面试题之一 1、下面是一些基本的数字电路知识问题,请简要回答之。 (1) 什么是 Setup 和 Hold 时间? 答:Setup/Hold Time 用于测试芯片对输入信号和时钟信号之间的时间
    发表于 06-26 15:34

    【硬件方向】名企面试笔试真题:大疆创新校园招聘笔试题

    名企面试笔试真题:大疆创新校园招聘笔试题-硬件 是几年前的题目,不过值得参考一下哦 纯分享贴,有需要可以直接下载附件获取完整资料! (如果内容有帮助可以关注、点赞、评论支持一下哦~)
    发表于 05-16 17:31

    硬件工程师面试/笔试经典 100 题

    分享一些常见的硬件工程师面试/笔试题。公众号后台回复关键字:100题,可获取完整的PDF。--END--免责声明:本文转自网络,版权归原作者所有,如涉及作品版权问题,请及时与我们联系,谢谢!加入粉丝
    的头像 发表于 04-30 19:34 1658次阅读
    硬件工程师<b class='flag-5'>面试</b>/笔试<b class='flag-5'>经典</b> 100 题