钽电容的优点和最新发展-电子发烧友网

背景

钽电容的使用迄今已接近60年，它以长期可靠性和容值密度而著称。钽电容在军用和商用航空电子、可植入医疗电子、笔记本电脑、智能手机及工业自动化和控制系统设计中居于中心地位。

钽电容受欢迎的主要因素是其体积效率产生的高单位体积容值。容值公式如下：

C=(kA)/d

其中：

C=容值

k=介电常数

A=表面面积

d=电介质厚度

凭借极大的表面面积、高介电常数和相对较薄的电介质层，钽电容可在1µF至2,200µF容值范围内和最大50 V外加电压条件提供最佳的容值密度。

高级钽粉和高效率封装的结合使钽电容领先于替代技术。例如，目前的钽电容能够以0402外壳尺寸在4V充电电压下提供22µF容值。在电压范围的另一端，我们可找到采用单个封装，在50V充电电压下提供47µF容值的钽电容。

传统钽电容的阴极系统使用二氧化锰(MnO2)材料。这种半导体材料提供自愈机制(这可带来长期稳定性)且相对便宜。但其富氧配方在高热的极端环境中容易导致起火。自上世纪90年代中期以来，导电聚合物技术趋于成熟，从而与MnO2产品形成互补。由于导电率显著高于MnO2，导电聚合物可降低ESR。这一进展与消除敏感应用中的起火危险相结合，推动了相关企业对这种技术的投资。

钽电容设计的进步

制造商提供种类广泛的钽电容产品系列，它们针对各种具体特征进行优化，并瞄准不同的应用和细分市场。这些不同的产品系列提供的优化包括更低的ESR、更小的尺寸、高可靠性(面向军用、汽车和医疗应用)、更小的直流漏电流、更低的ESL和更高的工作温度。本文侧重其中两个领域：更低的ESR和更小的尺寸。

更低的ESR – 为实现最低ESR而优化，这些器件在脉冲或交流应用中提供更高的效率，在高噪声环境中提供更出色的滤波性能。

更小的尺寸 – 结合高CV钽粉的使用和高效率封装，这些器件以紧凑尺寸提供高容值，适用空间紧张的应用，如智能手机、平板电脑和其他手持式消费电子设备。

低ESR钽电容

减小ESR一直是钽电容设计的重要研究领域之一。钽粉的选择和生产期间涂敷阴极材料时所用的工艺对ESR有显著影响。但是，对于给定的额定值(容值、电压、尺寸)，这些因素主要为设计约束并在目前的最先进器件上得到基本解决。使ESR减小的两个最主要因素是：阴极材料用导电聚合物替代MnO2，引线框架材料从铁镍合金改为铜(Cu)。

传统钽电容的ESR主要源于阴极材料MnO2。如图1所示，MnO2的导电率约为0.1S/cm。相比之下，导电聚合物(如聚3,4-乙烯二氧噻吩)的导电率在100S/cm范围内。导电率的这一增加直接转换为ESR的显著减小。

在图2中，不同额定值下的ESR-频率曲线显示了钽电容器采用聚合物阴极系统的优势。通过直接比较MnO2和聚合物设计在A外壳 6.3 V / 47 μF额定值条件下的ESR-频率曲线，可以看出在100 kHz频率下聚合物设计使ESR的减小幅度多达一个数量级。

图1：不同材料的导电率。

图2：不同额定值下的ESR-频率曲线。

引线框架材料是改用导电率更高的材料后可改善ESR的另一个领域。如图3中的电容横截面所示，引线框架提供从内部电容器元件到封装外部的电连接。

图3：电容横截面。

铁镍合金(如Alloy 42)一直是引线框架材料传统选择。这些合金的优点包括低热膨胀系数(CTE)、低成本和制造中的易用性。铜引线框架材料加工方面的改进使其能够用于钽电容设计。由于导电率是Alloy 42的100倍，铜的使用对ESR有重要影响。例如，采用A外壳(EIA 3216)和传统引线框架的Vishay 100μF/6.3V T55聚合物钽电容在100kHz和25°C条件下提供70mΩ的最大ESR。通过改为铜引线框架，最大ESR可减小到40mΩ。

紧凑钽电容

改善钽电容设计体积效率(容值密度)的两个主要因素是钽粉的演变和封装的改进。

电容设计中使用的钽粉的质量因数是：(容值◊电压)/质量，简写为CV/g。大规模生产中使用的钽粉的演变如图4所示。CV/g的这些增加与更小的颗粒尺寸和粉末纯度改善有关。在电容设计中使用这些材料本身就是一个复杂的研究领域，需要大量研发投资。

图 4：大规模生产中使用的钽粉的演变。

使钽电容设计尺寸减小的另一个重要因素是超高效封装技术的发展。业内使用的最常见封装技术是引线框架设计。这种结构具有非常高的制造效率，从而可以降低成本和提高产能。对于不受制于空间的应用，这些器件仍然是可行的解决方案。

图5：不同封装技术的体积效率。

但是，在主要设计标准是增加密度的许多电子系统中，能够减小元件尺寸是一个重要优势。在此方面，制造商在封装技术上已经取得了若干进展。如图5所示，与标准引线框架结构相比，无引线框架设计可改善体积效率。通过减小提供外部连接所需的机械结构的尺寸，这些器件可利用该额外可用空间来增加电容元件的尺寸，从而增加容值和/或电压。

在最新一代封装技术中，Vishay拥有专利的多阵列封装(MAP)结构通过使用位于封装末端的金属化层来提供外部连接使体积效率进一步改善。该结构通过完全消除内部阳极连接使电容元件尺寸在可用体积范围内实现最大化。为进一步说明体积效率的改善，请看图6。从图中可以明显看出电容元件的体积增加了60%以上。这一增加可用于优化器件，以增加容值和/或电压、减小DCL以及提高可靠性。