智原科技与联华电子共同发表55纳米低功耗工艺（55ULP）的PowerSlash基础IP方案

联华电子（UMC，TWSE: 2303）与ASIC设计服务暨IP研发销售厂商智原科技（Faraday Technology Corporation，TWSE：3035）今日共同发表智原科技于联电55纳米超低功耗工艺（55ULP）的 PowerSlash 基础IP方案。智原 PowerSlash 与联电工艺技术相互结合设计，为超低功耗的无线应用需求技术进行优化，满足无线物联网产品的电池长期寿命需求。

智原科技营销暨投资副总于德洵表示：“物联网应用建构过程中，效能往往受制于低功耗技术。而今透过联电55纳米超低功耗技术以及智原 PowerSlash IP 的加速模式（Turbo Mode）功能，为物联网应用环境带来至关重要的解决方案，除了省电更提供绝佳的效能。再次，联电和智原共同缔造了成功的芯片服务技术。”

智原 PowerSlash IP 包含多重临界电压组件库、内存编译器和电源管理组件，能够充分利用联电 55ULP 的优势在0.81V至1.32V广域电压下运作。此外，新的加速模式功能可以有效调升性能曲线，帮助 MCU 核心达到2倍效能，在相同额定频率下减少约40%的动态功耗。

联电硅智财研发暨设计支持处的莫亚楠资深处长也表示： “ 物联网芯片设计师对于有效的节能解决方案有高度的需求。联电拥有晶圆代工业界中最健全的物联网专属55纳米技术平台，结合完整的硅智财方案，可以支持物联网产品的不间断低功耗要求。藉由智原在我们的 55ULP 平台上发表的 PowerSlash IP，能够让客户使用完善的工艺平台，协助提供物联网产品的独特需求。”

PowerSlash IP 结合智原的低功耗设计系统、系统芯片超低功耗控制组件与 FIE3200 FPGA 平台，可以使用在低功耗集成电路的前端设计或后端开发阶段。联电的 55ULP 技术能够支持较低的操作电压及 sub-pA 装置漏电，为含有钮扣电池的产品提供理想的的晶圆工艺。智原与联电合力的超低功耗解决方案，为超低功耗集成电路设计平台带来新的基准。