三星电子：加快2nm和3D半导体技术发展，共享技术信息与未来展望

三星电子近日公开了第一季度财务报告，其中详细介绍了旗下半导体相关业务的技术进展及未来规划。据悉，尽管整体晶圆代工业务回暖速度较慢，但晶圆厂的运营效率已然有所提升。

在技术研发领域，三星电子的3nm与2nm工艺取得显著进步，预计本季度内完成2nm设计基础设施的开发；此外，4nm工艺的良率亦逐渐稳定。

为适应3D集成电路的需求，三星正在筹备4nm技术，同时计划开发适用于14nm、8nm等成熟节点的基础设施。值得注意的是，三星仍然计划下半年实现第二代3nm技术的大规模生产，并提高2nm技术的成熟度。

在存储业务方面，三星电子宣布已于本月启动HBM3E 8H（8层堆叠）内存的批量生产，并计划本季度内推出单堆栈容量高达36GB的HBM3E 12H产品。

为了满足生成式AI市场的需求，三星将持续扩大HBM的供应。在常规DDR5领域，基于1bnm（12纳米级）制程的32Gb DDR5也将在本季度实现量产。

三星计划通过加快产能爬坡来增强企业在高密度DDR5模组市场的竞争力。据了解，三星1bnm 32Gb DDR5内存于去年9月首次亮相，原计划于2023年底量产。

至于NAND闪存领域，三星进一步明确第9代V-NAND的QLC版本将于今年三季度实现量产。