0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

触发器与锁存器的区别在哪?

冬至子 来源:呆萌的长颈鹿 作者:三十而惑 2023-12-04 15:50 次阅读

内容简介

本案例主要通过两个基础的锁存器(Latch)和触发器(Flip-Flop)来阐述下两者之间的区别,从时序图和源代码可以了解。

锁存器

锁存器是电平触发的存储单元,数据存储的动作取决于输入时钟(或者使能)信号的电平值。简单而言,锁存器的输入有数据信号和使能信号,当处于使能状态时,输出随着输入变化而变化,当不处于使能状态时,输入信号怎么变化都不会影响输出。

触发器

触发器是对脉冲边沿敏感的器件,它的变化只会在时钟的上升沿或者下降沿到来的瞬间改变。

通过简单的锁存器时序和触发器时序来感受下有什么区别吧

1

锁存器时序图

图片

**锁存器LTCH—— **输入:L , D ,RST 输出:Q

LTCH信号解读

只有L为高电平,输出Q才会跟随输入D并进行锁存,t1到t3之间,输入D信号虽然发生变化,输出Q并未随之改变,锁存上一次D的信号;当复位RST为高电平,Q输出低电平,由于RST在t4为高电平后下降沿变为低电平,而在t5时L为高电平对输出Q产生作用,输出Q变为高电平。

2

触发器时序图

图片

**触发器FF_RSE—— **输入:CR , SR ,RST 输出:Q

FF_RSE信号解读

SR上升沿时,置位输出Q;CR上升沿时,复位输出Q;当复位RST为高电平,输出Q为低电平,由于RST在t4为高电平,虽然SR在t5后为高电平但对输出Q不产生作用,RST变为低电平后,SR已不是上升沿,仍旧对输出Q不产生作用。

源代码

锁存器LTCH代码:

FUNCTION_BLOCK "LTCH"
TITLE = 'LTCH'
{ S7_Optimized_Access := 'TRUE' }
VERSION : 0.1
   VAR_INPUT 
      D : Bool;
      L : Bool;
      RST : Bool;
   END_VAR


   VAR_OUTPUT 
      Q : Bool;
   END_VAR



BEGIN


IF #RST THEN
  #Q := FALSE;
ELSIF #L THEN
  #Q := #D;
END_IF;


END_FUNCTION_BLOCK

触发器FF_RSE源代码:

FUNCTION_BLOCK "FF_RSE"
TITLE = 'FF_RSE'
{ S7_Optimized_Access := 'TRUE' }
VERSION : 0.1
   VAR_INPUT 
      CS : Bool;
      CR : Bool;
      RST : Bool;
   END_VAR


   VAR_OUTPUT 
      Q : Bool;
   END_VAR


   VAR 
      es : Bool;
      er : Bool;
   END_VAR


BEGIN


IF #RST THEN
  #Q := FALSE;
ELSIF #CR AND NOT #er THEN
  #Q := FALSE;
ELSIF #CS AND NOT #es THEN
  #Q := TRUE;
END_IF;


#es := #CS;
#er := #CR;


END_FUNCTION_BLOCK
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 数据存储
    +关注

    关注

    5

    文章

    896

    浏览量

    50586
  • 锁存器
    +关注

    关注

    8

    文章

    745

    浏览量

    41037
  • 触发器
    +关注

    关注

    14

    文章

    1681

    浏览量

    60409
  • RST
    RST
    +关注

    关注

    0

    文章

    30

    浏览量

    7323
收藏 人收藏

    评论

    相关推荐

    触发器、寄存和缓冲区别

    电路的缓冲(5)数据传输和处理中不同装置间温度和时间不同时,加一级缓冲进行弥补等等。触发器
    发表于 10-09 16:19

    凔海笔记之FPGA(六):触发器

    逻辑可构成时序逻辑电路,简称时序电路。现在讨论实现存储功能的两种逻辑单元电路,即触发器。双稳态:电子电路中。其双稳态电路的特点是:在没有外来
    发表于 05-21 06:50

    寄存触发器区别

    寄存:register:latch触发器:flipflop 一、
    发表于 07-03 11:50

    触发器、寄存三者的区别

    触发器:能够存储一位二值信号的基本单元电路统称为“触发器”。:一位触发器只能传送或存储一位
    发表于 09-11 08:14

    【转】数字电路三剑客:触发器和寄存

    结果。其实寄存就是一种常用的时序逻辑电路,但这种时序逻辑电路只包含存储电路。寄存的存储电路是由
    发表于 10-27 22:38

    的缺点和优点

    数据输入发生变化。不同于触发器,它不在数据时,输出端的信号随输入信号变化,就像信号通过
    发表于 04-23 03:35

    什么是触发器 触发器的工作原理及作用

    根据输入信号改变输出状态。把这种在时钟信号触发时才能动作的存储单元电路称为触发器,以区别没有时钟信号控制的
    发表于 12-25 17:09

    晶体管/门电路//触发器解析

    晶体管,门电路,触发器的理解
    发表于 01-12 07:55

    图文并茂:D型触发器电路设计教程

    激活以产生“主从D触发器”设备。D型和D型触发器之间的区别在于,
    发表于 02-03 08:00

    为什么触发器要满足建立时间和保持时间

    什么是同步逻辑和异步逻辑?同步电路和异步电路的区别在哪?为什么触发器要满足建立时间和保持时间?什么是亚稳态?为什么两级触发器可以防止亚稳态传播?
    发表于 08-09 06:14

    为什么触发器要满足建立时间和保持时间

    什么是同步逻辑和异步逻辑?同步电路和异步电路的区别在哪?为什么触发器要满足建立时间和保持时间?
    发表于 09-28 08:51

    触发器的工作原理是什么

    的工作原理是什么?的动态特性及其应用有哪些?触发
    发表于 11-03 06:48

    D触发器中PRN与CLRN区别在哪

    D触发器中PRN、CLRN区别在Quartus II当中查看RTL视图会有PRN和CLRN(CLR)两个引脚的区别PRN是异步置位,可以将输出Q置为输入D(输出Q立马变成输入D)CLRN(CLR)是异步复位,将输出Q置地。
    发表于 01-11 06:43

    FPGA触发器与寄存区别在哪

    (14)FPGA触发器与寄存区别1.1 目录1)目录2)FPGA简介3)Verilog HDL简介4)FPGA触发器与寄存
    发表于 02-23 06:16

    触发器

    触发器1.什么情况要用到?状态不能保持
    发表于 03-10 17:52